ZHCUDI3 November   2025

 

  1.   1
  2.   说明
  3.   开始使用
  4.   特性
  5.   应用
  6.   6
  7. 1评估模块概述
    1. 1.1 简介
    2. 1.2 套件内容
    3. 1.3 规格
    4. 1.4 器件信息
  8. 2硬件
    1. 2.1 连接器、跳线、DIP 开关和测试点说明
      1. 2.1.1 连接器说明
      2. 2.1.2 跳线说明
      3. 2.1.3 DIP 开关说明
      4. 2.1.4 测试点说明
  9. 3易于使用的特性
  10. 4实现结果
    1. 4.1 测试装置和过程
      1. 4.1.1 测试设置
      2. 4.1.2 堆叠 2 个 EVM 的测试设置
      3. 4.1.3 测试程序
      4. 4.1.4 注意事项
  11. 5应用曲线
    1. 5.1 效率
    2. 5.2 稳态波形
    3. 5.3 阶跃负载响应
    4. 5.4 交流环路响应曲线
    5. 5.5 热性能
  12. 6硬件设计文件
    1. 6.1 原理图
    2. 6.2 PCB 板层
    3. 6.3 物料清单
  13. 7其他信息
    1.     商标

DIP 开关说明

CFG0 引脚定义死区时间和用于 VOUT 编程的 ATRK/DTRK 引脚 20μA 电流源。

表 2-3 CFG0 引脚设置
电平死区时间 [ns]20μA ATRK 电流
118开启
230开启
350开启
475开启
5100开启
6125开启
7150开启
8200开启
918关闭
1030关闭
1150关闭
1275关闭
13100关闭
14125关闭
15150关闭
16200关闭

CFG1 引脚设置定义了 VOUT 过压保护电平、时钟抖动、120% 输入电流限制保护 (ICL_latch) 操作和电源正常引脚行为。

表 2-4 CFG1 引脚设置
电平OVP 位 0时钟抖动模式ICL_latchPGOODOVP_enable
10启用 (DRSS)禁用禁用
21启用 (DRSS)禁用禁用
30启用 (DRSS)禁用启用
41启用 (DRSS)禁用启用
50启用 (DRSS)启用禁用
61启用 (DRSS)启用禁用
70启用 (DRSS)启用启用
81启用 (DRSS)启用启用
90禁用禁用禁用
101禁用禁用禁用
110禁用禁用启用
121禁用禁用启用
130禁用启用禁用
141禁用启用禁用
150禁用启用启用
161禁用启用启用

如果器件使用内部时钟发生器或施加于 SYNCIN 引脚的外部时钟,则 CFG2 引脚定义 VOUT 过压保护电平。CFG2 引脚也用于配置器件是单独使用还是作为双器件配置的一部分,同时相应地启用/禁用 SYNCIN 和 SYNCOUT 引脚。在时钟同步期间,时钟抖动功能被禁用。

表 2-5 CFG2 引脚设置
电平OVP 位 1单/双芯片相移为 2 相SYNCINSYNCOUTSYNCOUT 相移时钟抖动
10单器件180°关闭关闭关闭CFG1 引脚
21
30
41单个外部时钟180°开启关闭关闭禁用
50
61
70主器件三相240°关闭开启120°CFG1 引脚
81
90主器件四相180°关闭开启90°CFG1 引脚
101
110主器件外部时钟三相240°开启开启120°禁用
121
130主器件外部时钟四相180°开启开启90°禁用
141
150辅助器件180°开启关闭关闭禁用
161

S1 至 S6 是 8 位 DIP 开关。

  • S1 和 S2 用于 CFG0
    • S1 位置 1 选择电平 1,…,S1 位置 8 选择电平 8
    • S2 位置 1 选择电平 9,…,S2 位置 8 选择电平 16
  • S3 和 S4 用于 CFG1
    • S3 位置 1 选择电平 1,…、S3 位置 8 选择电平 8
    • S4 位置 1 选择电平 9,…,S4 位置 8 选择电平 16
  • S5 和 S6 用于 CFG2
    • S5 位置 1 选择电平 1,…,S5 位置 8 选择电平 8
    • S6 位置 1 选择电平 9,…,S6 位置 8 选择电平 16
默认为 S1 选择位置 3,以将 CFG0 的电平设置为 3:
  • 死区时间 = 50ns
  • 20μA ATRK 电流源 = 开启

注: 如果选择的死区时间低于 50ns,则 EVM 容易损坏。

默认为 S4 选择位置 2,以将 CFG1 的电平设置为 10:

  • OVP 位 0 = 1
  • DRSS = 禁用
  • ICL_latch = 禁用
  • PGOODOVP_enable = 禁用

默认为 S5 选择位置 1,以将 CFG2 的电平设置为 1:

  • OVP 位 1 = 0
  • 单芯片
  • 相移 = 180°
  • SYNCIN = 关闭
  • SYNCOUT = 关闭