ZHCUDA9 September   2025

 

  1.   1
  2.   说明
  3.   开始使用
  4.   特性
  5.   应用
  6.   6
  7. 1评估模块概述
    1. 1.1 简介
    2. 1.2 套件内容
    3. 1.3 规格
    4. 1.4 器件信息
  8. 2硬件
    1. 2.1 连接器、跳线、DIP 开关和测试点说明
      1. 2.1.1 连接器说明
      2. 2.1.2 跳线说明
      3. 2.1.3 DIP 开关说明
      4. 2.1.4 测试点说明
      5. 2.1.5 易于使用的特性
  9. 3实现结果
    1. 3.1 测试装置和过程
      1. 3.1.1 测试设置
      2. 3.1.2 堆叠两个 EVM 的配置
      3. 3.1.3 测试程序
      4. 3.1.4 注意事项
    2. 3.2 性能数据和结果
      1. 3.2.1 效率
      2. 3.2.2 稳态波形
      3. 3.2.3 阶跃负载响应
      4. 3.2.4 交流环路响应曲线
      5. 3.2.5 热性能
  10. 4硬件设计文件
    1. 4.1 原理图
    2. 4.2 PCB 板层
    3. 4.3 物料清单
  11. 5其他信息
    1.     商标

跳线说明

表 2-2 跳线说明
连接器 引脚 说明 默认连接
JP1 1、2 UVLO/EN 引脚连接到 VIN 电阻分压器 Y
2、3 UVLO/EN 引脚连接到 BIAS
JP2 1、2 第 2 相导通 Y
2、3 第 2 相关闭
JP3 1、2 设置为 FPWM
2、3 设置为 DEM Y
JP4 1、2 BIAS 引脚连接至 VIN Y
JP5 1、2 RC 滤波器从 J8 连接到 ATRK/DTRK 引脚。 Y
JP6 1、2 用于波特图测量的注入信号输入 Y
J7 1、2 DLY 引脚
J8 1.2 ATRK/DTRK 引脚的输入。插入 RC 滤波器。
J9 1 SYNCIN
3 无连接
5 UVLO/EN 连接到辅助 EVM
7 EN2 连接到辅助 EVM
9 PGOOD 连接到辅助 EVM
11 ATRK/DTRK 连接到辅助 EVM
13 SS 连接到辅助 EVM
15 COMP 连接到辅助 EVM
17 MODE 连接到辅助 EVM
19 ILIM/IMON 连接到辅助 EVM
21 CFG1 连接到辅助 EVM
23 CFG2 连接到辅助 EVM
2、4、6、8、10、12、14、16、18、20、22、24 GND
J10 1 SYNCOUT
3 无连接
5 主 EVM 的 UVLO/EN
7 主 EVM 的 EN2
9 主 EVM 的 PGOOD
11 主 EVM 的 ATRK/DTRK
13 主 EVM 的 SS
15 主 EVM 的 COMP
17 主 EVM 的 MODE
19 主 EVM 的 ILIM/IMON
21 主 EVM 的 CFG1
23 主 EVM 的 CFG2
2、4、6、8、10、12、14、16、18、20、22、24 GND