ZHCUBN7 November   2023

 

  1.   1
  2.   说明
  3.   开始使用
  4.   特性
  5.   应用
  6.   6
  7. 1评估模块概述
    1. 1.1 引言
    2. 1.2 套件内容
    3. 1.3 规格
    4. 1.4 器件信息
  8. 2硬件
    1. 2.1 硬件设置
      1. 2.1.1 静电放电警告
      2. 2.1.2 电源配置和跳线设置
      3. 2.1.3 连接硬件
    2. 2.2 硬件说明
      1. 2.2.1 信号定义
      2. 2.2.2 可选电路
  9. 3软件
    1. 3.1 软件设置
      1. 3.1.1 操作系统
      2. 3.1.2 软件安装
    2. 3.2 软件说明
      1. 3.2.1 启动软件
      2. 3.2.2 软件特性
        1. 3.2.2.1 顶层配置页面
          1. 3.2.2.1.1 “Basic DAC”Subpage
        2. 3.2.2.2 底层配置页面
  10. 4硬件设计文件
    1. 4.1 原理图
    2. 4.2 PCB 布局
    3. 4.3 物料清单
  11. 5其他信息
    1.     商标

2.1.2 电源配置和跳线设置

AFE532A3WEVM 提供到器件电源引脚的电气连接。表 3-1 和图 3-1 显示了电源连接。

表 2-1 AFE532A3WEVM 电源输入
AFE532A3WEVM 连接器 电源名称 电压范围
J15 VDD 3V 至 5.5V；如果对器件应用外部 VDD，请移除跳线 J18。
J16 GND 0V
J17 VSS –1.5V 至 –5V；使用反相运算放大器电路时需要。
J8 PVDD VOUT1 电流升压电路的 PVDD 电源
GUID-20230726-SS0I-D2PH-MZSN-QGS26FLLJ8ZH-low.svg图 2-1 AFE532A3WEVM 电源输入
表 3-2 提供了 AFE532A3WEVM 上可配置的跳线设置的详细信息。
表 2-2 AFE532A3WEVM 跳线设置
跳线 默认位置 可用选项 说明
J1 开路：VOUT1 与 GPIO/SDO 断开连接 闭环：VOUT1 连接到 GPIO/SDO 将 VOUT1 连接到 GPIO/SDO
J2 开路：IOUT 与 FB1 断开连接 闭环：IOUT 连接到 FB1 将 IOUT 连接到 FB1（比较器输入）
J3 开路：VOUT0 与运算放大器输入断开连接 闭环：VOUT0 连接到运算放大器输入 将 VOUT0 连接到运算放大器输入引脚
J4

开路：IOUT 与 AIN1 断开连接

 闭环：IOUT 连接到 AIN1 将 IOUT 连接到 AIN1（ADC 输入）
J5 开路：FB1 与 10kΩ 上拉电阻断开连接 闭环：FB1 连接到 10kΩ 上拉电阻 将 FB1 连接到 10kΩ 上拉电阻
J6 开路：IOUT 与 4.99Ω 负载断开连接 闭环：IOUT 连接到 4.99Ω 负载 将 IOUT 连接到 4.99Ω 负载
J7 闭环：VOUT1 连接到 FB1 开路：VOUT1 与 FB1 断开连接 将 VOUT1 连接到 FB1
J9 开路：IOUT 与 IOUT2 断开连接 闭环：IOUT 连接到 IOUT2 将 IOUT 连接到 IOUT2
J10 开路：IOUT2 与 4.99Ω 负载断开连接 闭环：IOUT2 连接到 4.99Ω 负载 将 IOUT2 连接到 4.99Ω 负载
J12 闭环：FTDI SPI 和 I2C 已启用 开路：FTDI SPI 和 I2C 已禁用 启用 FTDI SPI 和 I2C 电平转换器
J14 闭环：FTDI GPIO 已启用 开路：FTDI GPIO 已禁用 启用 FTDI GPIO 电平转换器
J18 闭环：3.3V 电源连接到 VDD 开路：3.3V 电源与 VDD 断开连接 AFE VDD 电源选择
J20 1-2：GPIO 连接到 AFE 2-3：SDO 连接到 AFE I2C 或 SPI 选择
J23 1-2：SCL 连接到 AFE 2-3：SYNC 连接到 AFE I2C 或 SPI 选择
J25 1-2：A0 连接到 AFE 2-3：SDI 连接到 AFE I2C 或 SPI 选择
J29 1-2：SDA 连接到 AFE 2-3：SCLK 连接到 AFE I2C 或 SPI 选择

如果将外部电源施加到 J15，则移除跳线 J18，从 AFEx32A3W VDD 引脚断开 3.3V 稳压器电源。

当通过 GUI 控制 AFE532A3WEVM 时，板载控制器的 GPIO2 和 GPIO3 配置为输出。将板载控制器的 GPIO2 连接到 AFEx32A3W 的 GPIO/SDO 引脚。如果 AFE SDO 引脚配置为输出，则移除跳线 J14 以禁用板载控制器的 GPIO。

图 3-2 显示了 AFE532A3WEVM 上的默认跳线设置。

GUID-20230830-SS0I-G2Z8-WV87-H1XJN0WWKKMC-low.svg图 2-2 AFE532A3WEVM 默认跳线设置

AFE532A3WEVM 具有可选的反相运算放大器电路，可用于反转主要 AFEx32A3W 的 VOUT0 输出。图 3-3 显示了如何配置跳线以启用反相运算放大器电路。VSS 连接到反相运算放大器的负电源。在闭合跳线 J3 之前，请将 –1.5V 至 –5V 电源连接到 J17。反相运算放大器的正电源接地。

GUID-20230830-SS0I-MWVF-CN9W-DQX8V2GD80PK-low.svg图 2-3 AFE532A3WEVM 反相运算放大器跳线设置

主和辅助 AFEx32A3W 器件的 IOUT 可并联以增加总电流输出。图 3-4 显示了并联 IOUT 的跳线配置。闭合跳线 J6 和/或跳线 J10 以将电阻负载连接到并联 IOUT。如果组合电流输出超过 USB 端口的电流限制和/或板载稳压器的 500mA 额定电流，则需要使用外部 VDD。

GUID-20230830-SS0I-XVPZ-KQ5G-W9TKLBZ3HMVX-low.svg图 2-4 AFE532A3WEVM 并联 IOUT 跳线设置

AFEx32A3W 可用于使用集成的可编程比较器来监测信号。图 3-5 显示了如何配置 AFE532A3WEVM 跳线，以将 IOUT 引脚连接到比较器输入，并将比较器输出连接到 GPIO/SDO 引脚。当 4.99Ω 负载两端的电压超过编程的阈值时，连接到 GPIO/SDO 引脚的比较器输出可用于触发警报条件或进入省电模式。

GUID-20230830-SS0I-RH5B-N1D1-CBNM82C4SSPS-low.svg图 2-5 AFE532A3WEVM 比较器输入跳线设置

图 3-6 显示了将 IOUT 引脚连接到 ADC 输入的跳线配置。当 IOUT 连接到 4.99Ω 负载时，ADC 可用于监测 IOUT。

GUID-20230830-SS0I-DTR3-DBN6-NJ9K4CZKCPTG-low.svg图 2-6 AFE532A3WEVM ADC 输入跳线设置