3 更大限度减少 EMI 的技术

有几种常见的 PCB 设计技术可以更大限度地减少 EMI，详见参考文献 [1]、[10]、[11]：

• 正确接地。这是减少辐射发射的有效方法之一。小心地接地可避免可能充当天线的接地环路。使用接地平面还有助于减少环路面积，并为信号提供返回路径，从而降低产生 EMI 的可能性。但在其他情况下，接地平面会在敏感节点上形成天线，并增加辐射发射（参阅图 5 中的具体示例）。
• 元件放置。放置元件时应尽可能减少信号线的长度，尤其是高速信号。将数字和模拟元件分开，以避免干扰。
• 直而短的布线。以直线方式进行高速布线并尽可能缩短布线，可以更大限度地减少潜在 EMI。此外，还要注意避免在布线中形成直角，因为直角会导致反射和信号损失。
• 使用去耦电容器。去耦电容器可为高频噪声提供一条短的接地返回路径。将去耦电容器放置在尽可能靠近 IC 电源引脚的位置。
• 受控阻抗。控制信号布线的阻抗将与信号源和负载的阻抗相匹配，有助于防止可能导致辐射发射的信号反射。
• 屏蔽。有时，在 PCB 的某些区域使用金属屏蔽层或屏蔽材料可以防止辐射发射。
• 使用滤波器。滤波器可以阻挡引起辐射发射的某些频率，在电源电路中特别有用。
• 层堆叠。在多层 PCB 中，应注意各层的排列方式，以尽可能减少 EMI。通常来说，交替使用电源层和接地层是一种很好的做法，因为这有助于减少环路面积，并为信号提供返回路径。顶层和底层接地层可作为内部信号层（如产生辐射发射的时钟）的屏蔽场。
• 避免时钟谐波。时钟信号会产生谐波，从而干扰电路的其他部分。展频技术有助于分散这些谐波，减少其影响。
• EMI 仿真。辐射发射仿真工具有助于在 PCB 设计阶段预测和更大限度地减少 EMI [12]、[13]。

图 3 是图 2 中介绍的模拟信号链的详细示意图。

图 4 和图 5 展示了减少辐射发射的技术在 AMC131M03 的相应 PCB 布局中的应用。 图 4 显示了一种“良好”布局，高压域（AMC131M03 位置左侧的 PCB 区域）的 ADC 输入和电源线路的布线较短，将旁路电容器 C1、C6、C8、C9、C11、C13、C14 和 C24 放置在靠近 IC 的位置。

减轻 EMI 的一个重要方面是隔离式接地节点 ISO_GND 的接地方案。尽可能缩短布线长度，并且不在高压域放置接地平面，可更大限度地减少该节点上的天线，从而更大限度地减少辐射发射 [14]。铁氧体磁珠 F1 和 F2 插入电源连接 DCDC_OUT 和 DCDC_HGND，以阻隔高频噪声。您还可以在具有过高辐射发射的频率处（取决于 PCB 设计）额外放置一个高阻抗铁氧体磁珠 (F3)，与电阻分压器串联，用于测量电压。

图 5 展示了一种“不良”布局，其中显示接地平面连接到 ISO_GND 节点，这起到天线的作用，会显著增加辐射发射 [14]。

图 6 和图 7 显示了使用图 4中所示布局实现方案的 AMC131M03 PCB 的辐射发射测量。测量是按照 CISPR 11 的要求进行的，即在半电波暗室中使用为水平和垂直极化配置的宽带天线，距离为 3m。ADC 通过 CLKIN 引脚接收连续时钟，并生成转换结果。不过，在对发射曲线进行表征期间没有串行外设接口通信。该设计符合 CISPR 11 A 级和 B 级标准，裕度为 13dB，为市场上具有数据和电源增强型隔离功能的 ADC 提供超低辐射发射性能。