ZHCSZE9B December   2025  – September 2026 IWRL6432WMOD

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 终端配置和功能
    1. 4.1 引脚图
    2. 4.2 信号说明
  6. 5 规格
    1. 5.1  绝对最大额定值
    2. 5.2  ESD 等级
    3. 5.3  建议运行条件
    4. 5.4  模块电源管理
    5. 5.5  功耗典型数值
    6. 5.6  每个电压轨的峰值电流要求
    7. 5.7  射频规格
    8. 5.8  天线位置
      1. 5.8.1 具有 3D 检测功能的 2D 天线阵列
    9. 5.9  天线增益图
      1. 5.9.1 实测方位角回环图
      2. 5.9.2 实测仰角回环图
    10. 5.10 热阻特性
    11. 5.11 时序和开关特性
      1. 5.11.1 电源时序和复位时序
      2. 5.11.2 多通道缓冲/标准串行外设接口 (McSPI)
        1. 5.11.2.1 SPI 时序条件
        2. 5.11.2.2 SPI - 外设模式
          1. 5.11.2.2.1 SPI 的时序和开关要求 — 外设模式
          2. 5.11.2.2.2 SPI 输出时序的时序和开关特性 - 次级模式
        3. 5.11.2.3 SPI 协议
          1. 5.11.2.3.1 通过 SPI 进行主机通信的数据格式
          2. 5.11.2.3.2 典型时序图
      3. 5.11.3 专用输入/输出
        1. 5.11.3.1 输出时序的开关特性与负载电容 (CL) 间的关系
      4. 5.11.4 串行通信接口 (SCI)
        1. 5.11.4.1 SCI 时序要求
  7. 6 详细说明
    1. 6.1 概述
      1. 6.1.1 模块图像
    2. 6.2 功能方框图
    3. 6.3 子系统
      1. 6.3.1 主机接口
        1. 6.3.1.1 接口信号说明
        2. 6.3.1.2 工作模式
      2. 6.3.2 器件固件
  8. 7 器件认证
    1. 7.1 FCC 认证和声明
    2. 7.2 ETSI/CE
    3. 7.3 终端产品标示
    4. 7.4 面向最终用户的手册信息
  9. 8 应用、实施和布局
    1. 8.1 应用信息
      1. 8.1.1 典型应用
        1. 8.1.1.1 自主模式
        2. 8.1.1.2 辅助器件模式
    2. 8.2 测试结果
  10. 9 器件和文档支持
    1. 9.1 器件命名规则
    2. 9.2 器件标识
    3. 9.3 文档支持
    4. 9.4 支持资源
    5. 9.5 商标
    6. 9.6 静电放电警告
    7. 9.7 术语表
  11. 10回流焊信息
  12. 11修订历史记录
  13. 12机械、封装和可订购信息

SPI 协议

本节介绍了主机到模块通信所需的底层 SPI 配置、数据包结构和传输时序。使用 mmWaveULink 库的集成商无需手动实现该协议,其在内部已自动处理。

参数 值 注释
控制器 主机 MCU 主机 MCU 始终是 SPI 控制器
外设 IWRL6432WMOD 总线上仅有单个外设
模式 0(CPOL:0、CPHA:0) 数据在上升沿采样,在下降沿移位
最大频率 15MHz 如果观察到信号完整性问题,请将频率降低至 10MHz
数据宽度 16 位(MSB 在前) MSB 在前
字节序 小端 适用于数据包内的多字节字段
CS 极性 低电平有效 标准 SPI 芯片选择