ZHCSYZ3 September   2025 SN74LV8T573

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4.   4
  5. 3 说明
  6. 4 引脚配置和功能
  7. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 计时特点
    7. 5.7 开关特性
    8. 5.8 噪声特性
    9. 5.9 典型特性
  8. 6 参数测量信息
  9. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 平衡 CMOS 三态输出
      2. 7.3.2 具有已知上电状态的锁存逻辑
      3. 7.3.3 LVxT 增强输入电压
        1. 7.3.3.1 升压转换
        2. 7.3.3.2 降压转换
      4. 7.3.4 钳位二极管结构
    4. 7.4 器件功能模式
  10. 8 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 设计要求
        1. 8.2.1.1 电源注意事项
        2. 8.2.1.2 输入注意事项
        3. 8.2.1.3 输出注意事项
      2. 8.2.2 详细设计过程
      3. 8.2.3 应用曲线
    3. 8.3 电源相关建议
    4. 8.4 布局
      1. 8.4.1 布局指南
      2. 8.4.2 布局示例
  11. 9 器件和文档支持
    1. 9.1 文档支持
      1. 9.1.1 相关文档
    2. 9.2 接收文档更新通知
    3. 9.3 支持资源
    4. 9.4 商标
    5. 9.5 静电放电警告
    6. 9.6 术语表
  12. 10修订历史记录
  13. 11机械、封装和可订购信息

3 说明

SN74LV8T573 包含八路 D 类锁存器。所有通道共享锁存器使能 (LE) 输入和输出使能 (OE) 输入。此器件具有直通引脚排列，便于进行总线布线。

该输入经设计，具有较低阈值电路，支持电源电压大于输入电压时的升压转换。此外，当输入电压大于电源电压时，5V 容限输入引脚可实现降压转换。输出电平始终以电源电压 (VCC) 为基准，并支持 1.8V、2.5V、3.3V 和 5V CMOS 电平。

封装信息
器件型号 封装(1) 封装尺寸(2) 本体尺寸(3)
SN74LV8T573 PW（TSSOP，20） 6.5mm × 6.4mm 6.5mm x 4.4mm
DGS（VSSOP，20） 5.1mm × 4.9mm 5.1mm × 3.0mm
RKS（VQFN，20） 4.5mm × 2.5mm 4.5mm × 2.5mm
(1) 有关更多信息，请参阅 节 11。
(2) 封装尺寸（长 × 宽）为标称值，并包括引脚（如适用）。
(3) 封装尺寸（长 × 宽）为标称值，不包括引脚。
SN74LV8T573 功能方框图功能方框图