ZHCSYY4 September   2025 TPS7A14C

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 典型特性
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1 出色的瞬态响应
      2. 6.3.2 全局欠压锁定 (UVLO)
      3. 6.3.3 使能输入
      4. 6.3.4 内部折返电流限制
      5. 6.3.5 有源放电
      6. 6.3.6 热关断
    4. 6.4 器件功能模式
      1. 6.4.1 正常运行
      2. 6.4.2 压降运行
      3. 6.4.3 禁用模式
  8. 7 应用和实施
    1. 7.1 应用信息
      1. 7.1.1  建议的电容器类型
      2. 7.1.2  输入、输出和偏置电容器要求
      3. 7.1.3  压降电压
      4. 7.1.4  从压差转换为稳压期间的行为
      5. 7.1.5  器件使能时序要求
      6. 7.1.6  负载瞬态响应
      7. 7.1.7  欠压锁定电路运行
      8. 7.1.8  功率耗散 (PD)
      9. 7.1.9  估算结温
      10. 7.1.10 建议的连续运行区域
    2. 7.2 典型应用
      1. 7.2.1 设计要求
      2. 7.2.2 详细设计过程
      3. 7.2.3 应用曲线
    3. 7.3 电源相关建议
    4. 7.4 布局
      1. 7.4.1 布局指南
      2. 7.4.2 布局示例
  9. 8 器件和文档支持
    1. 8.1 器件支持
      1. 8.1.1 开发支持
      2. 8.1.2 器件命名规则
    2. 8.2 文档支持
      1. 8.2.1 相关文档
    3. 8.3 接收文档更新通知
    4. 8.4 支持资源
    5. 8.5 商标
    6. 8.6 静电放电警告
    7. 8.7 术语表
  10. 9 修订历史记录
  11. 10机械、封装和可订购信息
    1. 10.1 机械数据

6.3.2 全局欠压锁定 (UVLO)

TPS7A14C 使用两个欠压锁定电路：一个在 BIAS 引脚上，一个在 IN 引脚上。这些电路可防止器件在 VBIAS 和 VIN 均上升到高于锁定电压之前导通。如图 6-1 所示，两个 UVLO 信号通过一个与门在内部连接。当任一输入端的电压低于相应的 UVLO 阈值时，该门就会关断器件。

TPS7A14C 全局 UVLO 电路图 6-1 全局 UVLO 电路