ZHCSYS3 July   2025 TPS543B25E

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD Ratings
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 典型特性
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1  VIN 引脚和 VIN UVLO
      2. 6.3.2  内部线性稳压器和旁路
      3. 6.3.3  使能端和可调节 UVLO
        1. 6.3.3.1 启动期间的内部事件序列
      4. 6.3.4  开关频率选择
      5. 6.3.5  与外部时钟实现开关频率同步
        1. 6.3.5.1 内部 PWM 振荡器频率
        2. 6.3.5.2 同步丢失
        3. 6.3.5.3 与 SYNC/FSEL 引脚相连
      6. 6.3.6  遥感放大器和调节输出电压
      7. 6.3.7  环路补偿指南
        1. 6.3.7.1 输出滤波电感器折衷
        2. 6.3.7.2 斜坡电容器选型
        3. 6.3.7.3 输出电容器选型
        4. 6.3.7.4 良好瞬态响应的设计方法
      8. 6.3.8  软启动和预偏置输出启动
      9. 6.3.9  MSEL 引脚
      10. 6.3.10 电源正常 (PG)
      11. 6.3.11 输出过载保护
        1. 6.3.11.1 正电感器电流保护
        2. 6.3.11.2 负电感器电流保护
      12. 6.3.12 输出过压和欠压保护
      13. 6.3.13 过热保护
      14. 6.3.14 输出电压放电
    4. 6.4 器件功能模式
      1. 6.4.1 强制连续导通模式
      2. 6.4.2 软启动期间的不连续导通模式
  8. 7 应用和实施
    1. 7.1 应用信息
    2. 7.2 典型应用
      1. 7.2.1 1.0V 输出，1MHz 应用
        1. 7.2.1.1 设计要求
        2. 7.2.1.2 详细设计过程
          1. 7.2.1.2.1  使用 WEBENCH® 工具创建定制设计方案
          2. 7.2.1.2.2  开关频率
          3. 7.2.1.2.3  输出电感器选型
          4. 7.2.1.2.4  输出电容器
          5. 7.2.1.2.5  输入电容器
          6. 7.2.1.2.6  可调节欠压锁定
          7. 7.2.1.2.7  输出电压电阻器选型
          8. 7.2.1.2.8  自举电容器选型
          9. 7.2.1.2.9  VDRV 和 VCC 电容器选型
          10. 7.2.1.2.10 PGOOD 上拉电阻器
          11. 7.2.1.2.11 电流限制选择
          12. 7.2.1.2.12 软启动时间选择
          13. 7.2.1.2.13 斜坡选择和控制环路稳定性
          14. 7.2.1.2.14 MODE 引脚
        3. 7.2.1.3 应用曲线
    3. 7.3 电源相关建议
    4. 7.4 布局
      1. 7.4.1 布局指南
      2. 7.4.2 布局示例
  9. 8 器件和文档支持
    1. 8.1 器件支持
      1. 8.1.1 开发支持
        1. 8.1.1.1 使用 WEBENCH® 工具创建定制设计方案
    2. 8.2 接收文档更新通知
    3. 8.3 支持资源
    4. 8.4 商标
    5. 8.5 静电放电警告
    6. 8.6 术语表
  10. 9 修订历史记录
  11. 10机械、封装和可订购信息

6.3.5 与外部时钟实现开关频率同步

可以通过向 SYNC/FSEL 引脚施加占空比为 20% 至 80% 的方波时钟信号，将 TPS543B25E 同步到外部时钟。可以在器件启动之前或运行期间应用外部时钟。如果在器件启动之前应用外部时钟，则不需要从 SYNC/FSEL 到 AGND 的电阻。如果在器件启动后应用外部时钟，时钟频率必须在 SYNC/FSEL 电阻设置的频率的 ±20% 范围内。在器件启动后应用外部时钟时，器件在外部时钟脉冲存在的情况下计数四个连续的开关周期后开始与该外部时钟同步。请参阅 节 6.3.5.2。

虽然不存在内部电路来检测时钟频率较高的 20% 范围，但时钟频率超出 LC 设计的稳定性范围，因此要求客户确保同步时钟在 SYNC/FSEL 电阻器设置的频率的 ±20% 范围内。