ZHCSYL9 July   2025 SN54SC1G125-SEP

ADVANCE INFORMATION  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 开关特性
    7. 5.7 典型特性
  7. 6 参数测量信息
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 平衡 CMOS 三态输出
      2. 7.3.2 标准 CMOS 输入
      3. 7.3.3 钳位二极管结构
    4. 7.4 器件功能模式
  9. 8 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
    3. 8.3 设计要求
      1. 8.3.1 电源注意事项
      2. 8.3.2 输入注意事项
      3. 8.3.3 输出注意事项
    4. 8.4 详细设计过程
    5. 8.5 应用曲线
    6. 8.6 电源相关建议
    7. 8.7 布局
      1. 8.7.1 布局指南
      2. 8.7.2 布局示例
  10. 9 器件和文档支持
    1. 9.1 文档支持
      1. 9.1.1 相关文档
    2. 9.2 接收文档更新通知
    3. 9.3 支持资源
    4. 9.4 商标
    5. 9.5 静电放电警告
    6. 9.6 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息

7.1 概述

SN54SC1G125-SEP 器件是一款具有三态输出的单通道总线缓冲门/线路驱动器。当输出使能 (OE) 输入为高电平时，输出被禁用。当 OE 为低电平时，真实数据从 A 输入传递到 Y 输出。

为了确保加电或断电期间的高阻抗状态，OE应通过一个上拉电阻器被连接至 VCC；该电阻器的最小值由驱动器的电流吸收能力来决定。