TLV2711 的设计旨在比以往的 CMOS 轨到轨输出器件提供更好的灌电流和拉电流性能。该器件在 V DD = 3V 和 VDD = 5V 条件下，最大静态 IDD 为 25μA，灌电流为 500μA，拉电流为 250μA。这些规格提供了大于 90% 的电源效率。
驱动重直流负载（如 10kΩ）时，压摆条件下的正边沿会出现一些失真；另请参阅 图 5-23。这种情况受三个因素的影响：
- 负载基准点的位置。当负载以任一电源轨为基准时，不会发生这种情况。仅当输出信号摆动通过负载基准点时才会发生失真。图 5-24 说明了两个 10kΩ 负载的情况。第一个负载情况显示将 10kΩ 负载连接到 2.5V 会出现失真。第三个负载情况显示将 10kΩ 负载连接到 0V 时没有失真。
- 负载电阻。负载电阻越大，输出端的失真越小。图 5-24 说明了 10kΩ 负载和 100kΩ 负载均连接到 2.5V 时输出端的差异。
- 输入信号边沿速率。对于阶跃输入，较快的输入边沿速率比较慢的输入边沿速率会导致更大的失真。