ZHCSYC2B May   2025  – July 2026 TXE8124-Q1

ADVANCE INFORMATION  

  1.   1
  2. 特性
  3. 应用
  4. 说明
  5. 引脚配置和功能
  6. 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 时序要求
    7. 5.7 SPI 总线时序要求
    8. 5.8 开关特性
  7. 参数测量信息
  8. 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 I/O 端口
      2. 7.3.2 中断输出 (INT)
      3. 7.3.3 复位输入 (RESET)
      4. 7.3.4 总线保持
      5. 7.3.5 失效防护模式
      6. 7.3.6 软件复位广播
      7. 7.3.7 菊花链
      8. 7.3.8 多端口
      9. 7.3.9 功能寄存器映射
    4. 7.4 器件功能模式
      1. 7.4.1 上电复位
    5. 7.5 编程
      1. 7.5.1 SPI
      2. 7.5.2 SPI 数据格式
      3. 7.5.3 突发模式
      4. 7.5.4 SPI 写入
      5. 7.5.5 SPI 读取
      6. 7.5.6 SPI 菊花链
    6. 7.6 TXE8124 寄存器
  9. 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
    3. 8.3 电源相关建议
      1. 8.3.1 上电复位要求
    4. 8.4 布局
      1. 8.4.1 布局指南
      2. 8.4.2 布局示例
  10. 器件和文档支持
    1. 9.1 接收文档更新通知
    2. 9.2 支持资源
    3. 9.3 商标
    4. 9.4 静电放电警告
    5. 9.5 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息

引脚配置和功能

TXE8124-Q1 TXE8124-Q1 DGS (VSSOP) 封装,32 引脚(顶视图)图 4-1 TXE8124-Q1 DGS (VSSOP) 封装,32 引脚(顶视图)
TXE8124-Q1 TXE8124-Q1 RHB (VQFN) 封装,32 引脚(顶视图)图 4-2 TXE8124-Q1 RHB (VQFN) 封装,32 引脚(顶视图)
表 4-1 引脚功能
引脚 类型(1)
名称 DGS
(VSSOP32)
RHB
(VQFN)
P2.0 12 1 I/O P 端口输入/输出。上电时,端口 2 - IO #0 配置为输入
P2.1 13 2 I/O P 端口输入/输出。上电时,端口 2 - IO #1 配置为输入
P2.2 14 3 I/O P 端口输入/输出。上电时,端口 2 - IO #2 配置为输入
P2.3 15 4 I/O P 端口输入/输出。上电时,端口 2 - IO #3 配置为输入
P2.4 16 5 I/O P 端口输入/输出。上电时,端口 2 - IO #4 配置为输入
P2.5 17 6 I/O P 端口输入/输出。上电时,端口 2 - IO #5 配置为输入
P2.6 18 7 I/O P 端口输入/输出。上电时,端口 2 - IO #6 配置为输入
P2.7 19 8 I/O P 端口输入/输出。上电时,端口 2 - IO #7 配置为输入
P1.7 20 9 I/O P 端口输入/输出。上电时,端口 1 - IO #7 配置为输入
P1.6 21 10 I/O P 端口输入/输出。上电时,端口 1 - IO #6 配置为输入
P1.5 22 11 I/O P 端口输入/输出。上电时,端口 1 - IO #5 配置为输入
P1.4 23 12 I/O P 端口输入/输出。上电时,端口 1 - IO #4 配置为输入
P1.3 24 13 I/O P 端口输入/输出。上电时,端口 1 - IO #3 配置为输入
P1.2 25 14 I/O P 端口输入/输出。上电时,端口 1 - IO #2 配置为输入
P1.1 26 15 I/O P 端口输入/输出。上电时,端口 1 - IO #1 配置为输入
P1.0 27 16 I/O P 端口输入/输出。上电时,端口 1 - IO #0 配置为输入
CS 28 17 I SPI 芯片选择输入。内部上拉电阻器
SCLK 29 18 I SPI 串行时钟输入。内部下拉电阻器
SDI 30 19 I SPI 串行数据输入。
复位/失效防护 31 20 I 低电平有效复位或失效防护输入。一个外部上拉电阻连接到 VCC
INT 32 21 O 开漏中断输出。一个外部上拉电阻连接到 VCC
SDO 1 22 O SPI 串行数据输出。推挽输出
VCC 2 23 P 电源电压
GND 3 24 G 接地
P0.0 4 25 I/O P 端口输入/输出。上电时,端口 0 - IO #0 配置为输入
P0.1 5 26 I/O P 端口输入/输出。上电时,端口 0 - IO #1 配置为输入
P0.2 6 27 I/O P 端口输入/输出。上电时,端口 0 - IO #2 配置为输入
P0.3 7 28 I/O P 端口输入/输出。上电时,端口 0 - IO #3 配置为输入
P0.4 8 29 I/O P 端口输入/输出。上电时,端口 0 - IO #4 配置为输入
P0.5 9 30 I/O P 端口输入/输出。上电时,端口 0 - IO #5 配置为输入
P0.6 10 31 I/O P 端口输入/输出。上电时,端口 0 - IO #6 配置为输入
P0.7 11 32 I/O P 端口输入/输出。上电时,端口 0 - IO #7 配置为输入
I = 输入,O = 输出,I/O = 输入或输出,G = 地,P = 电源