ZHCSXY1 March 2025 CD4053B-Q1
PRODUCTION DATA
图 6-1 典型偏置电压地址(数字控制输入)和抑制逻辑电平为:0 = VSS 和 1 = VDD。模拟信号(通过 TG)可能从 VEE 摆动到 VDD。
图 6-2 波形,通道开启 (RL = 1kΩ)
图 6-3 波形,通道关闭 (RL = 1kΩ)
图 6-4 关闭通道泄漏电流 — 任何通道关闭
图 6-5 导通通道泄漏电流 — 任何通道开启
图 6-6 关闭通道泄漏电流 — 所有通道关闭
图 6-7 传播延迟 — 地址输入到信号输出
图 6-8 传播延迟 — 抑制输入到信号输出
图 6-9 输入电压测试电路(抗噪)
图 6-10 静态器件电流
图 6-11 通道开启电阻测量电路
图 6-12 输入电流
图 6-13 馈通(所有类型)
图 6-14 任意两个通道间的串扰(所有类型)
图 6-15 双通道或三通道 之间的串扰
图 6-16 24 至 1 多路复用器寻址