ZHCSXY1 March   2025 CD4053B-Q1

PRODUCTION DATA  

  1.   1
  2. 特性
  3. 应用
  4. 说明
  5. 引脚配置和功能
  6. 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性 - CD4053B-Q1
    6. 5.6 交流性能特性 - CD4053B-Q1
    7. 5.7 典型特性
  7. 参数测量信息
  8. 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
    4. 7.4 器件功能模式
  9. 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 设计要求
      2. 8.2.2 详细设计过程
      3. 8.2.3 应用曲线
    3. 8.3 电源相关建议
    4. 8.4 布局
      1. 8.4.1 布局指南
      2. 8.4.2 布局示例
  10. 器件和文档支持
    1. 9.1 文档支持
      1. 9.1.1 相关文档
    2. 9.2 接收文档更新通知
    3. 9.3 支持资源
    4. 9.4 商标
    5. 9.5 静电放电警告
    6. 9.6 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息

参数测量信息

CD4053B-Q1 典型偏置电压图 6-1 典型偏置电压
注:

地址(数字控制输入)和抑制逻辑电平为:0 = VSS 和 1 = VDD。模拟信号(通过 TG)可能从 VEE 摆动到 VDD

CD4053B-Q1 波形,通道开启 (RL = 1kΩ)图 6-2 波形,通道开启 (RL = 1kΩ)
CD4053B-Q1 波形,通道关闭 (RL = 1kΩ)图 6-3 波形,通道关闭 (RL = 1kΩ)
CD4053B-Q1 关闭通道泄漏电流 — 任何通道关闭图 6-4 关闭通道泄漏电流 — 任何通道关闭
CD4053B-Q1 导通通道泄漏电流 — 任何通道开启图 6-5 导通通道泄漏电流 — 任何通道开启
CD4053B-Q1 关闭通道泄漏电流 — 所有通道关闭图 6-6 关闭通道泄漏电流 — 所有通道关闭
CD4053B-Q1 传播延迟 — 地址输入到信号输出图 6-7 传播延迟 — 地址输入到信号输出
CD4053B-Q1 传播延迟 — 抑制输入到信号输出图 6-8 传播延迟 — 抑制输入到信号输出
CD4053B-Q1 输入电压测试电路(抗噪)图 6-9 输入电压测试电路(抗噪)
CD4053B-Q1 静态器件电流图 6-10 静态器件电流
CD4053B-Q1 通道开启电阻测量电路图 6-11 通道开启电阻测量电路
CD4053B-Q1 输入电流图 6-12 输入电流
CD4053B-Q1 馈通(所有类型)图 6-13 馈通(所有类型)
CD4053B-Q1 任意两个通道间的串扰(所有类型)图 6-14 任意两个通道间的串扰(所有类型)
CD4053B-Q1 双通道或三通道  之间的串扰图 6-15 双通道或三通道 之间的串扰
CD4053B-Q1 24 至 1 多路复用器寻址图 6-16 24 至 1 多路复用器寻址