ZHCSXV5 January   2025 LMG2652

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 开关特性
    7. 5.7 典型特性
  7. 6 参数测量信息
    1. 6.1 GaN 功率 FET 开关参数
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 GaN 功率 FET 开关能力
      2. 7.3.2 电流检测仿真
      3. 7.3.3 自举二极管功能
      4. 7.3.4 输入控制引脚（EN、INL、INH、GDH）
      5. 7.3.5 INL - INH 互锁
      6. 7.3.6 AUX 电源引脚
        1. 7.3.6.1 AUX 上电复位
        2. 7.3.6.2 AUX 欠压锁定 (UVLO)
      7. 7.3.7 BST 电源引脚
        1. 7.3.7.1 BST 上电复位
        2. 7.3.7.2 BST 欠压锁定 (UVLO)
      8. 7.3.8 过流保护
      9. 7.3.9 过热保护
    4. 7.4 器件功能模式
  9. 8 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 LLC 应用
        1. 8.2.1.1 设计要求
        2. 8.2.1.2 详细设计过程
        3. 8.2.1.3 应用曲线
      2. 8.2.2 AHB 应用
    3. 8.3 电源相关建议
    4. 8.4 布局
      1. 8.4.1 布局指南
        1. 8.4.1.1 焊点应力消除
        2. 8.4.1.2 信号接地连接
        3. 8.4.1.3 CS 引脚信号
      2. 8.4.2 布局示例
  10. 9 器件和文档支持
    1. 9.1 接收文档更新通知
    2. 9.2 支持资源
    3. 9.3 商标
    4. 9.4 静电放电警告
    5. 9.5 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息

5.6 开关特性

1) 符号定义：VDS(ls) = SW 至 SL 电压；IDS(ls) = SW 至 SL 电流；VDS(hs) = DH 至 SW 电压；ID(hs) = DH 至 SW 电流；ISW = 流入器件的 SW 点电流；2) 除非另有说明：电压、电阻和电容以 AGND 为基准；–40°C ≤ TJ ≤ 125°C；VDS(ls) = 520V；VDS(hs) = 520V；10V ≤ VAUX ≤ 26V；7.5V ≤ VBST_SW ≤ 26V；VEN = 5V；VINL = 0V；VINH = 0V；RCS = 100Ω
参数 测试条件 最小值 典型值 最大值 单位
低侧 GaN 功率 FET
td(on)(Idrain)(ls) 漏极电流导通延迟时间 从 VINL > VINL,IT+ 到 ID(ls) > 50mA，VBUS = 400V，ISW = 1.8A，请参阅 GaN 功率 FET 开关参数 40 ns
td(off)(ls) 关断延迟时间 从 VINL < VINL,IT– 到 VDS(ls) > 80V，VBUS = 400V，ISW = 1.8A请参阅 GaN 功率 FET 开关参数 45 ns
tf(off)(ls) 关断下降时间 从 VDS(ls) > 80V 到 VDS(ls) > 320V，VBUS = 400V，ISW = 1.8A请参阅 GaN 功率 FET 开关参数 23 ns
导通压摆率 从 VDS(ls) < 320V 到 VDS(ls) < 80V，TJ = 25℃，VBUS = 400V，ISW = 1.8A，请参阅 GaN 功率 FET 开关参数 80 V/ns
高侧 GaN 功率 FET
td(on)(Idrain)(hs,INH) 漏极电流导通延迟时间 从 VINH > VINH,IT+ 到 ID(hs) > 50mA，VBUS = 400V，ISW = –1.8A，请参阅 GaN 功率 FET 开关参数 45 ns
td(on)(Idrain)(hs,GDH) 漏极电流导通延迟时间 从 VGDH > VGDH,IT+ 到 ID(hs) > 50mA，VBUS = 400V，ISW = –1.8A，请参阅 GaN 功率 FET 开关参数 40 ns
td(off)(hs,INH) 关断延迟时间 从 VINH < VINH,IT– 到 VDS(hs) > 80V，VBUS = 400V，ISW = –1.8A请参阅 GaN 功率 FET 开关参数 55 ns
td(off)(hs,GDH) 关断延迟时间 从 VGDH < VGDH,IT– 到 VDS(hs) > 80V，VBUS = 400V，ISW = –1.8A请参阅 GaN 功率 FET 开关参数 45 ns
tf(off)(hs) 关断下降时间 从 VDS(hs) > 80V 到 VDS(hs) > 320V，VBUS = 400V，ISW = –1.8A请参阅 GaN 功率 FET 开关参数 23 ns
导通压摆率 从 VDS(hs) < 320V 到 VDS(hs) < 80V，TJ = 25℃，VBUS = 400V，ISW = –1.8A，请参阅 GaN 功率 FET 开关参数 80 V/ns
CS
tr 上升时间 从 ICS(src) > 0.1 × ICS(src)(final) 到 ICS(src) > 0.9 × ICS(src)(final)，0V ≤ VCS ≤ 2V，低侧启用为 1.8A 负载 30 ns
EN
EN 唤醒时间 从 VEN > VIT+ 到 ID(ls) > 10mA，VINL = 5V 1.5 µs
BST
从深度 BST 到 SW 放电的启动时间 从 VBST_SW > VBST_SW,T+(UVLO) 到高侧对 INH 或 GDH 高电平做出反应，VBST_SW 在 1µs 内从 0V 上升到 10V 5 µs
从浅 BST 到 SW 放电的启动时间 从 VBST_SW > VBST_SW,T+(UVLO) 到高侧对 INH 或 GDH 高电平做出反应，VBST_SW 在 0.5µs 内从 5V 上升到 10V 2.6 µs