ZHCSXQ5H June   1998  – January 2025 SN54AHCT123A , SN74AHCT123A

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 说明
  4. 3 引脚配置和功能
  5. 4 规格
    1. 4.1 绝对最大额定值
    2. 4.2 ESD 等级
    3. 4.3 建议运行条件
    4. 4.4 热性能信息
    5. 4.5 电气特性
    6. 4.6 时序要求
    7. 4.7 开关特性
    8. 4.8 工作特性
    9. 4.9 输入/输出时序图
  6. 5 参数测量信息
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1 CMOS 施密特触发输入
      2. 6.3.2 TTL 兼容型 CMOS 输入
    4. 6.4 器件功能模式
  8. 7 应用和实施
    1. 7.1 应用信息
      1. 7.1.1 使用注意事项
      2. 7.1.2 断电注意事项
      3. 7.1.3 输出脉冲持续时间
      4. 7.1.4 重触发数据
    2. 7.2 电源相关建议
    3. 7.3 布局
      1. 7.3.1 布局指南
      2. 7.3.2 布局示例
  9. 8 器件和文档支持
    1. 8.1 文档支持
      1. 8.1.1 相关文档
    2. 8.2 接收文档更新通知
    3. 8.3 支持资源
    4. 8.4 商标
    5. 8.5 静电放电警告
    6. 8.6 术语表
  10. 9 修订历史记录
  11. 10机械、封装和可订购信息

3 引脚配置和功能

SN54AHCT123A SN74AHCT123A SN54AHCT123A J 或 W 封装；SN74AHCT123A D、DB、DGV、N、NS 或 PW 封装（顶视图）图 3-1 SN54AHCT123A J 或 W 封装；SN74AHCT123A D、DB、DGV、N、NS 或 PW 封装（顶视图）
SN54AHCT123A SN74AHCT123A SN54AHCT123A FK 封装（顶视图）图 3-2 SN54AHCT123A FK 封装（顶视图）
表 3-1 引脚功能
引脚 I/O1 说明
名称 编号
1 A 1 I 当 1B = H 时，通道 1 下降沿触发输入；其他输入方式时，保持低电平
1B 2 I 当 1 A = L 时，通道 1 上升沿触发输入；其他输入方式时，保持高电平
1 CLR 3 I 当 1 A = L 并且 1 B = H 时，通道 1 上升沿触发；其他输入方法时，保持高电平；输出期间，可通过驱动低电平的方式，缩短脉冲长度
1 Q 4 O 通道 1 反相输出
2Q 5 O 通道 2 输出
2Cext 6 — 通道 2 外部电容负连接
2Rext/Cext 7 — 通道 2 外部电容和电阻器结连接
GND 8 — 接地
2 A 9 I 当 2B = H 时，通道 2 下降沿触发输入；其他输入方式时，保持低电平
2B 10 I 当 2 A = L 时，通道 2 上升沿触发输入；其他输入方式时，保持高电平
2 CLR 11 I 当 2 A = L 并且 2 B = H 时，通道 2 上升沿触发；其他输入方法时，保持高电平；输出期间，可通过驱动低电平的方式，缩短脉冲长度
2 Q 12 O 通道 2 反相输出
1Q 13 O 通道 1 输出
1Cext 14 — 通道 1 外部电容负连接
1Rext/Cext 15 — 通道 1 外部电容和电阻器结连接
VCC 16 — 电源
  1. I = 输入，O = 输出，I/O = 输入或输出，G = 地，P = 电源