ZHCSXP7A January   2003  – December 2024 CD54AC109 , CD74AC109

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 说明
  4. 3 引脚配置和功能
  5. 4 规格
    1. 4.1  绝对最大额定值
    2. 4.2  ESD 等级
    3. 4.3  建议运行条件
    4. 4.4  热性能信息
    5. 4.5  电气特性
    6. 4.6  时序要求
    7. 4.7  时序要求
    8. 4.8  时序要求
    9. 4.9  开关特性
    10. 4.10 开关特性
    11. 4.11 开关特性
    12. 4.12 工作特性
  6. 5 参数测量信息
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 器件功能模式
  8. 7 应用和实施
    1. 7.1 电源相关建议
    2. 7.2 布局
      1. 7.2.1 布局指南
      2. 7.2.2 布局示例
  9. 8 器件和文档支持
    1. 8.1 文档支持
      1. 8.1.1 相关文档
    2. 8.2 接收文档更新通知
    3. 8.3 支持资源
    4. 8.4 商标
    5. 8.5 静电放电警告
    6. 8.6 术语表
  10. 9 修订历史记录
  11. 10机械、封装和可订购信息

3 引脚配置和功能

CD54AC109 CD74AC109 CD54AC109 J 封装；CD74AC109 D 或 N 封装；16 引脚 CDIP、SOIC 或 PDIP（顶视图）图 3-1 CD54AC109 J 封装；CD74AC109 D 或 N 封装；16 引脚 CDIP、SOIC 或 PDIP（顶视图）
表 3-1 引脚功能
引脚 I/O(1) 说明
名称 编号
1CLR 1 I 第一个通道的低电平有效清零
1J 2 I 第一个通道的 J 输入
1K 3 I 第一个通道的低电平有效 K 输入
1CLK 4 I 第一个通道的 CLK 输入
1PRE 5 I 第一个通道的低电平有效预设输入
1Q 6 O 第一个通道的真 Q 输出
1Q 7 O 第一个通道的反相 Q 输出
GND 8 - 接地
2Q 9 O 第二个通道的真 Q 输出
2Q 10 O 第二个通道的反相 Q 输出
2PRE 11 I 第二个通道的低电平有效预设
2CLK 12 I 第二个通道的时钟输入
2K 13 I 第二个通道的低电平有效 K 输入
2J 14 I 第二个通道的 J 输入
2CLR 15 I 第二个通道的低电平有效清零
VCC 16 - 电源引脚
(1) I = 输入、O = 输出、P = 电源、FB = 反馈、GND = 接地、N/A = 不适用