ZHCSXJ6B December   2024  – June 2025 ADC3568 , ADC3569

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 器件比较
  6. 5 引脚配置和功能
  7. 6 规格
    1. 6.1  绝对最大额定值
    2. 6.2  ESD 等级
    3. 6.3  建议运行条件
    4. 6.4  热性能信息
    5. 6.5  电气特性 - 功耗
    6. 6.6  电气特性 - 直流规格
    7. 6.7  电气特性 - 交流规格 (ADC3568 - 250MSPS)
    8. 6.8  电气特性 - 交流规格 (ADC3569 - 500MSPS)
    9. 6.9  时序要求
    10. 6.10 典型特性，ADC3568
    11. 6.11 典型特性，ADC3569
  8. 7 参数测量信息
  9. 8 详细说明
    1. 8.1 概述
    2. 8.2 功能方框图
    3. 8.3 特性说明
      1. 8.3.1 模拟输入
        1. 8.3.1.1 奈奎斯特区域选择
        2. 8.3.1.2 模拟前端设计
      2. 8.3.2 采样时钟
      3. 8.3.3 多芯片同步
        1. 8.3.3.1 SYSREF 监测器
      4. 8.3.4 时间戳
      5. 8.3.5 超范围
      6. 8.3.6 外部电压基准
      7. 8.3.7 数字增益
      8. 8.3.8 抽取滤波器
        1. 8.3.8.1 不同的抽取率
        2. 8.3.8.2 抽取滤波器响应
        3. 8.3.8.3 抽取滤波器配置
        4. 8.3.8.4 数控振荡器 (NCO)
      9. 8.3.9 数字接口
        1. 8.3.9.1 并行 LVDS (SDR) - 默认
        2. 8.3.9.2 并行 LVDS (DDR)
        3. 8.3.9.3 具有抽取功能的 SLVDS
          1. 8.3.9.3.1 SLVDS - 状态位插入
        4. 8.3.9.4 输出数据格式
        5. 8.3.9.5 32 位输出分辨率
        6. 8.3.9.6 输出扰频器
        7. 8.3.9.7 输出 MUX
        8. 8.3.9.8 测试图形
    4. 8.4 器件功能模式
      1. 8.4.1 低延迟模式
      2. 8.4.2 断电模式
    5. 8.5 编程
      1. 8.5.1 GPIO 编程
      2. 8.5.2 寄存器写入
      3. 8.5.3 寄存器读取
      4. 8.5.4 器件编程
      5. 8.5.5 寄存器映射
      6. 8.5.6 寄存器详细说明
  10. 9 应用和实施
    1. 9.1 应用信息
    2. 9.2 典型应用
      1. 9.2.1 宽带频谱分析仪
      2. 9.2.2 设计要求
        1. 9.2.2.1 输入信号路径
        2. 9.2.2.2 时钟
      3. 9.2.3 详细设计过程
        1. 9.2.3.1 采样时钟
      4. 9.2.4 应用性能曲线图
      5. 9.2.5 初始化设置
    3. 9.3 电源相关建议
    4. 9.4 布局
      1. 9.4.1 布局指南
      2. 9.4.2 布局示例
  11. 10器件和文档支持
    1. 10.1 文档支持
      1. 10.1.1 第三方产品免责声明
    2. 10.2 接收文档更新通知
    3. 10.3 支持资源
    4. 10.4 商标
    5. 10.5 静电放电警告
    6. 10.6 术语表
  12. 11修订历史记录
  13. 12机械、封装和可订购信息

8.3.8 抽取滤波器

ADC3568 和 ADC3569 提供了多达四个数字下变频器，如图 8-21 所示。使用交叉点开关时进行 SPI 寄存器写入，可以连接四个 DDC 中的任何一个。在单频带模式 (1 DDC) 下，支持的抽取为 /2 到 /32768。在 4 DDC 模式下，可能的最低抽取为 /8，如表 8-5 所示。该器件支持实数抽取（仅限单频带）和复数抽取。在实数抽取中，通带约为 40%，而在复数抽取中，通带约为 80%，如表 8-6 所示。

ADC3568 ADC3569 内部数字下变频器图 8-21 内部数字下变频器
表 8-5 不同抽取滤波器频带选项汇总
DDC 数量最小抽取率最大抽取率
1/2/32768
2/4/32768
4/8/32768
表 8-6 复数抽取和实数抽取与输出带宽间的关系
抽取因子（复数）每个 DDC 的复数输出带宽每个 DDC 的实数输出带宽
N0.8 x FS / N0.4 x FS / N

抽取通过设置 <COMMON DECIMATION> SPI 寄存器（0x169，D3-D0）来启用。默认情况下，该寄存器为“实数”抽取。“复数”抽取通过寄存器<COMPLEX EN>（0x162，D2）启用。