ZHCSXJ6B December   2024  – June 2025 ADC3568 , ADC3569

PRODUCTION DATA  

  1.   1
  2. 特性
  3. 应用
  4. 说明
  5. 器件比较
  6. 引脚配置和功能
  7. 规格
    1. 6.1  绝对最大额定值
    2. 6.2  ESD 等级
    3. 6.3  建议运行条件
    4. 6.4  热性能信息
    5. 6.5  电气特性 - 功耗
    6. 6.6  电气特性 - 直流规格
    7. 6.7  电气特性 - 交流规格 (ADC3568 - 250MSPS)
    8. 6.8  电气特性 - 交流规格 (ADC3569 - 500MSPS)
    9. 6.9  时序要求
    10. 6.10 典型特性,ADC3568
    11. 6.11 典型特性,ADC3569
  8. 参数测量信息
  9. 详细说明
    1. 8.1 概述
    2. 8.2 功能方框图
    3. 8.3 特性说明
      1. 8.3.1 模拟输入
        1. 8.3.1.1 奈奎斯特区域选择
        2. 8.3.1.2 模拟前端设计
      2. 8.3.2 采样时钟
      3. 8.3.3 多芯片同步
        1. 8.3.3.1 SYSREF 监测器
      4. 8.3.4 时间戳
      5. 8.3.5 超范围
      6. 8.3.6 外部电压基准
      7. 8.3.7 数字增益
      8. 8.3.8 抽取滤波器
        1. 8.3.8.1 不同的抽取率
        2. 8.3.8.2 抽取滤波器响应
        3. 8.3.8.3 抽取滤波器配置
        4. 8.3.8.4 数控振荡器 (NCO)
      9. 8.3.9 数字接口
        1. 8.3.9.1 并行 LVDS (SDR) - 默认
        2. 8.3.9.2 并行 LVDS (DDR)
        3. 8.3.9.3 具有抽取功能的 SLVDS
          1. 8.3.9.3.1 SLVDS - 状态位插入
        4. 8.3.9.4 输出数据格式
        5. 8.3.9.5 32 位输出分辨率
        6. 8.3.9.6 输出扰频器
        7. 8.3.9.7 输出 MUX
        8. 8.3.9.8 测试图形
    4. 8.4 器件功能模式
      1. 8.4.1 低延迟模式
      2. 8.4.2 断电模式
    5. 8.5 编程
      1. 8.5.1 GPIO 编程
      2. 8.5.2 寄存器写入
      3. 8.5.3 寄存器读取
      4. 8.5.4 器件编程
      5. 8.5.5 寄存器映射
      6. 8.5.6 寄存器详细说明
  10. 应用和实施
    1. 9.1 应用信息
    2. 9.2 典型应用
      1. 9.2.1 宽带频谱分析仪
      2. 9.2.2 设计要求
        1. 9.2.2.1 输入信号路径
        2. 9.2.2.2 时钟
      3. 9.2.3 详细设计过程
        1. 9.2.3.1 采样时钟
      4. 9.2.4 应用性能曲线图
      5. 9.2.5 初始化设置
    3. 9.3 电源相关建议
    4. 9.4 布局
      1. 9.4.1 布局指南
      2. 9.4.2 布局示例
  11. 10器件和文档支持
    1. 10.1 文档支持
      1. 10.1.1 第三方产品免责声明
    2. 10.2 接收文档更新通知
    3. 10.3 支持资源
    4. 10.4 商标
    5. 10.5 静电放电警告
    6. 10.6 术语表
  12. 11修订历史记录
  13. 12机械、封装和可订购信息

引脚配置和功能

图 5-1 RTD 封装、64 引脚 VQFNP
(顶视图)
表 5-1 引脚功能
引脚类型(1)说明
名称编号
AGND16, 33I模拟地,0V
AINM19I通道 A 差分信号输入,负连接。差分输入具有可编程的内部端接(100Ω 或 200Ω)并且自偏置。
AINP18I通道 A 差分信号输入,正连接。
AVDD1215、22、34I模拟 1.2V 电源
AVDD1817、20、29、32I模拟 1.8V 电源
CLKGND23, 26I时钟地,0V
CLKP24I器件采样时钟差分输入。为了获得出色的交流性能,建议使用交流耦合和外部端接时钟信号。差分输入自偏置至输入共模电压 (0.75V)。
CLKM25I
DCLKP55O差分 LVDS 数据位时钟输出。
DCLKM56O
DGND1、48、57I数字地,0V
DOUT0/FCLKM37O差分 LVDS 数据位输出通道 0。在抽取模式下,该引脚转换为差分 SLVDS 帧时钟输出,以替代 LSB。
DOUT0/FCLKP38O
DOUT1M39O差分 LVDS 数据位输出通道 1。可在不使用时保持悬空并通过 SPI 断电。
DOUT1P40O
DOUT2M41O差分 LVDS 数据位输出通道 2。可在不使用时保持悬空并通过 SPI 断电。
DOUT2P42O
DOUT3M43O差分 LVDS 数据位输出通道 3。可在不使用时保持悬空并通过 SPI 断电。
DOUT3P44O
DOUT4M45O差分 LVDS 数据位输出通道 4。可在不使用时保持悬空并通过 SPI 断电。
DOUT4P46O
DOUT5P49O差分 LVDS 数据位输出通道 5。可在不使用时保持悬空并通过 SPI 断电。
DOUT5M50O
DOUT6P51O差分 LVDS 数据位输出通道 6。可在不使用时保持悬空并通过 SPI 断电。
DOUT6M52O
DOUT7P53O差分 LVDS 数据位输出通道 7。可在不使用时保持悬空并通过 SPI 断电。
DOUT7M54O
DOUT8M59O差分 LVDS 数据位输出通道 8。可在不使用时保持悬空并通过 SPI 断电。
DOUT8P60O
DOUT9M61O差分 LVDS 数据位输出通道 9。可在不使用时保持悬空并通过 SPI 断电。
DOUT9P62O
DOUT10M63O差分 LVDS 数据位输出通道 10。可在不使用时保持悬空并通过 SPI 断电。
DOUT10P64O
DOUT11P3O差分 LVDS 数据位输出通道 11。可在不使用时保持悬空并通过 SPI 断电。
DOUT11M4O
DOUT12P5O差分 LVDS 数据位输出通道 12。可在不使用时保持悬空并通过 SPI 断电。
DOUT12M6O
DOUT13P7O差分 LVDS 数据位输出通道 13。可在不使用时保持悬空并通过 SPI 断电。
DOUT13M8O
DOUT14P9O差分 LVDS 数据位输出通道 14。可在不使用时保持悬空并通过 SPI 断电。
DOUT14M10O
DOUT15P11O差分 LVDS 数据位输出通道 15。可在不使用时保持悬空并通过 SPI 断电。
DOUT15M12O
DVDD122, 47I数字 1.2V 电源
DVDD1858I数字 1.8V 电源
GPIO027I/O同步或控制输入或状态输出。可在不使用时保持悬空。
GPIO128I/O控制输入或状态输出或外部电压基准 (1.2V)。可在不使用时保持悬空。
NC 30.31 - 不连接
复位35I硬件复位。高电平有效。该引脚具有内部 21kΩ 下拉电阻器至 DGND。
SCLK13I用于串行接口编程的串行接口时钟。该引脚具有内部 21kΩ 下拉电阻器至 DVDD18。
SDIO36I/O串行接口数据输入/输出。该引脚具有内部 21kΩ 下拉电阻器至 DVDD18。
SEN14I串行接口芯片选择。该引脚具有内部 21kΩ 下拉电阻器至 DVDD18。
VCM21O共模电压输出 (1.4V)
I = 输入,O = 输出,I/O = 输入或输出,G = 接地,P = 电源。