ZHCSX67 October   2024 SN75LVPE3101

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 时序要求
    7. 5.7 开关特性
    8.     14
    9. 5.8 典型特性
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1 4 电平控制输入
      2. 6.3.2 线性均衡
      3. 6.3.3 运行 PCIe/SATA/SATA Express 转接驱动器
    4. 6.4 器件功能模式
      1. 6.4.1 关断模式
      2. 6.4.2 断开模式
      3. 6.4.3 运行模式
  8. 7 应用和实施
    1. 7.1 应用信息
    2. 7.2 典型 SATA、PCIe 和 SATA Express 应用
      1. 7.2.1 设计要求
      2. 7.2.2 详细设计过程
      3. 7.2.3 应用曲线
    3. 7.3 电源相关建议
    4. 7.4 布局
      1. 7.4.1 布局指南
      2. 7.4.2 布局示例
  9. 8 器件和文档支持
    1. 8.1 接收文档更新通知
    2. 8.2 支持资源
    3. 8.3 商标
    4. 8.4 静电放电警告
    5. 8.5 术语表
  10. 9 修订历史记录
  11. 10机械、封装和可订购信息

7.4.1 布局指南

  • 使用受控差分阻抗布线 RXP/N 和 TXP/N 对。高速布线的差分阻抗取决于具体的设计。PCIe 允许 70Ω 至 100Ω 范围内的差分阻抗，通常建议使用 85Ω 来实现卡机电 (CEM) 规范的互操作性。
  • 远离其他高速信号。
  • 在 PCIe 应用中，无需通过 SN75LVPE3101 保持极性。因此，TI 建议在连接极性时确保实现最佳布线。
  • 将对内布线保持在 2mil 以内。
  • 对内长度匹配必须在不匹配位置附近。
  • 不需要进行对间长度匹配。
  • 每对应至少间隔信号布线宽度的 3 倍。
  • 尽量减少使用弯曲的差分布线。使用弯曲时，务必确保左右弯曲数量尽可能相等，弯曲角度 ≥ 135 度。这更大程度地减少了由弯曲引起的任何长度不匹配，因此更大程度地减少了弯曲对 EMI 的影响。
  • 在同一层布线所有差分对。
  • 必须尽量减少使用过孔。TI 建议将过孔数量保持在 2 个或更少。
  • 在靠近接地平面的层上保留布线。
  • 请勿在任何平面分割点布线差分对。
  • 使用穿孔高速连接器时，TI 建议在底层布线差分对，以尽量减少穿孔连接器产生的残桩。
  • 添加测试点会导致阻抗不连续，从而对信号性能产生负面影响。如果使用测试点，应将测试点串联并对称放置。这些测试点的布置方式不得使差分对上产生残桩。