ZHCSWC4C May   2024  – February 2025 DRV8161 , DRV8162

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 器件比较表
  6. 5 引脚配置和功能
  7. 6 规格
    1. 6.1 绝对最大额定值
    2. 6.2 ESD 等级
    3. 6.3 建议运行条件
    4. 6.4 1pkg 热性能信息
    5. 6.5 电气特性
    6. 6.6 时序图
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 栅极驱动器
        1. 7.3.1.1 PWM 控制模式
          1. 7.3.1.1.1 2 引脚 PWM 模式
          2. 7.3.1.1.2 1 引脚 PWM 模式
          3. 7.3.1.1.3 独立 PWM 模式
        2. 7.3.1.2 栅极驱动架构
          1. 7.3.1.2.1 涓流电荷泵 (TCP)
          2. 7.3.1.2.2 死区时间和跨导保护（击穿保护）
      2. 7.3.2 引脚图
        1. 7.3.2.1 四电平输入引脚 (CSAGAIN)
        2. 7.3.2.2 数字输出 nFAULT（DRV8162、DRV8162L）
        3. 7.3.2.3 数字输入输出 nFAULT/nDRVOFF (DRV8161)
        4. 7.3.2.4 多电平输入（IDRIVE1 和 IDRIVE2）
        5. 7.3.2.5 多电平数字输入 (VDSLVL)
        6. 7.3.2.6 多电平数字输入 DT/MODE
      3. 7.3.3 低侧电流检测放大器
        1. 7.3.3.1 双向电流检测操作
      4. 7.3.4 栅极驱动器关断序列 (nDRVOFF)
        1. 7.3.4.1 nDRVOFF 诊断
      5. 7.3.5 栅极驱动器保护电路
        1. 7.3.5.1 GVDD 欠压锁定 (GVDD_UV)
        2. 7.3.5.2 MOSFET VDS 过流保护 (VDS_OCP)
        3. 7.3.5.3 热关断 (OTSD)
  9. 8 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 DRV8161 的典型应用
      2. 8.2.2 DRV8162 和 DRV8162L 的典型应用
      3. 8.2.3 外部组件
    3. 8.3 布局
      1. 8.3.1 布局指南
    4. 8.4 电源相关建议
      1. 8.4.1 确定大容量电容器的大小
  10. 9 器件和文档支持
    1. 9.1 器件支持
    2. 9.2 文档支持
      1. 9.2.1 相关文档
    3. 9.3 接收文档更新通知
    4. 9.4 支持资源
    5. 9.5 商标
    6. 9.6 静电放电警告
    7. 9.7 术语表
    8. 9.8 社区资源
  11. 10修订历史记录
  12. 11机械、封装和可订购信息

7.3.2.3 数字输入输出 nFAULT/nDRVOFF (DRV8161)

图 7-8 展示了开漏输出和输入引脚的结构。在 DRV8161 器件型号中，通过共享一个器件引脚 nFAULT/nDRVOFF 来实现两个功能 nFAULT 和 nDRVOFF。开漏输出需要外部上拉电阻器才能正常运行。如果检测到故障条件，器件激活开漏缓冲区，并且 nFAULT/nDRVOFF 引脚驱动至低电平。nFAULT/nDRVOFF 引脚在内部连接至栅极驱动关断逻辑，如果 nFAULT/nDRVOFF 引脚为低电平，则栅极驱动输出将关断（下拉）。有关器件操作（包括 nFAULT）的信息，请参阅表 7-7。

DRV8161 DRV8162 nFAULT/nDRVOFF 开漏输出和输入缓冲器图 7-10 nFAULT/nDRVOFF 开漏输出和输入缓冲器