ZHCSTS3A September   2025  – December 2025 TPSI2240-Q1

PRODUCTION DATA  

  1.   1
  2. 特性
  3. 应用
  4. 说明
  5. 器件比较
  6. 引脚配置和功能
  7. 规格
    1. 6.1  绝对最大额定值
    2. 6.2  ESD 等级
    3. 6.3  建议运行条件
    4. 6.4  热性能信息
    5. 6.5  功率等级
    6. 6.6  绝缘规格
    7. 6.7  安全相关认证
    8. 6.8  安全限值
    9. 6.9  电气特性
    10. 6.10 开关特性
    11. 6.11 典型特性
  8. 参数测量信息
  9. 详细说明
    1. 8.1 概述
    2. 8.2 功能方框图
    3. 8.3 特性说明
      1. 8.3.1 雪崩稳健性
    4. 8.4 器件功能模式
  10. 应用和实施
    1. 9.1 应用信息
    2. 9.2 典型应用
      1. 9.2.1 电介质耐受测试 (HiPot)
      2. 9.2.2 设计要求
      3. 9.2.3 详细设计过程 – 底盘接地参考
      4. 9.2.4 应用性能曲线图
    3. 9.3 电源相关建议
    4. 9.4 布局
      1. 9.4.1 布局指南
      2. 9.4.2 布局示例
  11. 10器件和文档支持
    1. 10.1 第三方产品免责声明
    2. 10.2 接收文档更新通知
    3. 10.3 支持资源
    4. 10.4 商标
    5. 10.5 静电放电警告
    6. 10.6 术语表
  12. 11修订历史记录
  13. 12机械、封装和可订购信息

布局示例

根据系统 EMI 要求和系统介电耐受测试 (HiPot) 参数,可以使用不同的 PCB 实现方式。以下部分详细介绍了 TPSI2240-Q1 电路布局示例 如何通过在次级侧实现分阻架构来优化 EMI 和 ESD 性能。

TPSI2240-Q1 电路布局示例

下面显示了使用 TPSI2240-Q1 的双层电路布局示例。

TPSI2240-Q1 TPSI2240-Q1 示例布局 – 顶层图 9-13 TPSI2240-Q1 示例布局 – 顶层
TPSI2240-Q1 TPSI2240-Q1 示例布局 – 底层图 9-14 TPSI2240-Q1 示例布局 – 底层