ZHCSS43E November   1998  – June 2026 CD74AC14

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 说明
  4. 3 引脚配置和功能
  5. 4 规格
    1. 4.1 绝对最大额定值
    2. 4.2 建议运行条件
    3. 4.3 热性能信息
    4. 4.4 电气特性（PDIP 封装）
    5. 4.5 电气特性（SOIC 封装）
    6. 4.6 开关特性（PDIP 封装）
    7. 4.7 开关特性（SOIC 封装）
  6. 5 参数测量信息
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 器件功能模式
  8. 7 应用和实施
    1. 7.1 电源相关建议
    2. 7.2 布局
      1. 7.2.1 布局指南
      2. 7.2.2 布局示例
  9. 8 器件和文档支持
    1. 8.1 接收文档更新通知
    2. 8.2 支持资源
    3. 8.3 商标
    4. 8.4 静电放电警告
    5. 8.5 术语表
  10. 9 修订历史记录
  11. 10机械、封装和可订购信息

7.2.1 布局指南

当使用多位逻辑器件时，输入不应悬空。在许多情况下，数字逻辑器件的功能或部分功能未被使用。例如，在仅使用三输入与门的两个输入，或仅使用 4 个缓冲门中的 3 个时。此类输入引脚不应悬空，因为外部连接处的未定义电压会导致未定义的运行状态。

节 7.2.2 指定了在所有情况下都必须遵守的规则。数字逻辑器件的所有未使用输入必须连接至高或低偏置以防悬空。应应用于任何特定未使用输入的逻辑电平取决于器件的功能。通常，将这些输入连接到 GND 或 VCC，具体取决于哪种方式更合理或更方便。使输出悬空是可以接受的，除非该器件是收发器。如果该收发器有一个输出使能引脚，它会在置为有效时禁用该器件的输出部分。这不会禁用 I/O 的输入部分，因此输入在禁用后也无法悬空。