ZHCSOD8B November   2021  – August 2025 CDCDB400

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 时序要求
    7. 5.7 典型特性
  7. 6 参数测量信息
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 失效防护输入
      2. 7.3.2 输出使能控制
      3. 7.3.3 SMBus
        1. 7.3.3.1 SMBus 地址分配
    4. 7.4 器件功能模式
      1. 7.4.1 CKPWRGD_PD# 功能
      2. 7.4.2 OE[3:0]# 和 SMBus 输出使能
      3. 7.4.3 输出压摆率控制
      4. 7.4.4 输出阻抗控制
    5. 7.5 编程
  9. 8 寄存器映射
    1. 8.1 CDCDB400 寄存器
  10. 9 应用和实施
    1. 9.1 应用信息
    2. 9.2 典型应用
      1. 9.2.1 设计要求
      2. 9.2.2 详细设计过程
        1. 9.2.2.1 输出使能控制方法
        2. 9.2.2.2 SMBus 地址
      3. 9.2.3 应用曲线
    3. 9.3 电源相关建议
    4. 9.4 布局
      1. 9.4.1 布局指南
      2. 9.4.2 布局示例
  11. 10器件和文档支持
    1. 10.1 器件支持
      1. 10.1.1 TICS Pro
    2. 10.2 文档支持
      1. 10.2.1 相关文档
    3. 10.3 接收文档更新通知
    4. 10.4 支持资源
    5. 10.5 商标
    6. 10.6 静电放电警告
    7. 10.7 术语表
  12. 11修订历史记录
  13. 12机械、封装和可订购信息

5.6 时序要求

VDD、VDD_R = 3.3V ± 5%，–40°C ≤ TA ≤ 85°C。典型值是 VDD = VDD_R = 3.3V，25°C 条件下的值（除非另有说明）
最小值 标称值 最大值 单位
SMBUS 兼容接口时序
fSMB SMBus 工作频率 10 400 kHz
tBUF STOP 和 START 之间的总线空闲时间 4.7 µs
tHD_STA START 条件保持时间 在 SMBDAT 为低电平之后 SMBCLK 为低电平 4
tSU_STA 启动条件设置时间 在 SMBDAT 为低电平之前 SMBCLK 为高电平 4.7
tSU_STO 停止条件建立时间 4
tHD_DAT SMBDAT 保持时间 300 ns
tSU_DAT SMBDAT 设置时间 250
tTIMEOUT 检测 SMBCLK 低电平超时 就设备输入时钟频率而言 1e6 周期
tLOW SMBCLK 低电平时间 4.7 µs
tHIGH SMBCLK 高电平周期 4 50
tF SMBCLK/SMBDAT 下降时间(1) 300 ns
tR SMBCLK/SMBDAT 上升时间(2) 1000
(1) TF = (VIHMIN + 0.15) 至 (VILMAX - 0.15)
(2) TR = (VILMAX - 0.15) 至 (VIHMIN + 0.15)