ZHCSM10AE November   1992  – August 2025 SN74LVC244A

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 开关特性
    7. 5.7 工作特性
    8. 5.8 典型特性
  7. 6 参数测量信息
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 平衡 CMOS 三态输出
      2. 7.3.2 标准 CMOS 输入
      3. 7.3.3 钳位二极管结构
    4. 7.4 器件功能模式
  9. 8 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 设计要求
      2. 8.2.2 详细设计过程
      3. 8.2.3 应用曲线
    3. 8.3 电源相关建议
    4. 8.4 布局
      1. 8.4.1 布局指南
      2. 8.4.2 布局示例
  10. 9 器件和文档支持
    1. 9.1 文档支持
      1. 9.1.1 相关文档
    2. 9.2 接收文档更新通知
    3. 9.3 支持资源
    4. 9.4 商标
    5. 9.5 静电放电警告
    6. 9.6 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息

4 引脚配置和功能

SN74LVC244A ZQN 封装20 引脚 BGA顶视图图 4-1 ZQN 封装20 引脚 BGA顶视图
SN74LVC244A RGY 和 RKS 封装20 引脚 VQFN顶视图图 4-3 RGY 和 RKS 封装20 引脚 VQFN顶视图
SN74LVC244A DB、DGV、DW、N、NS 和 PW 封装20 引脚 SSOP、TVSOP、SOIC、PDIP、SO 和 TSSOP前视图图 4-2 DB、DGV、DW、N、NS 和 PW 封装20 引脚 SSOP、TVSOP、SOIC、PDIP、SO 和 TSSOP前视图
SN74LVC244A RWP 封装20 引脚 X1QFN顶视图图 4-4 RWP 封装20 引脚 X1QFN顶视图
表 4-1 引脚功能
引脚 类型 说明
名称 DB、DGV、DW、N、NS、PW、RGY 和 RKS ZQN RWP
1A1 2 A1 1 I 端口 1 A1 输入
1A2 4 B1 3 I 端口 1 A2 输入
1A3 6 C1 5 I 端口 1 A3 输入
1A4 8 D1 7 I 端口 1 A4 输入
1 OE 1 A2 20 I 输出使能
1Y1 18 B4 17 O 端口 1 Y1 输出
1Y2 16 C4 15 O 端口 1 Y2 输出
1Y3 14 D4 13 O 端口 1 Y3 输出
1Y4 12 E4 11 O 端口 1 Y4 输出
2A1 11 E3 10 I 端口 2 A1 输入
2A2 13 D2 12 I 端口 2 A2 输入
2A3 15 C3 14 I 端口 2 A3 输入
2A4 17 B2 16 I 端口 2 A4 输入
2 OE 19 A4 18 I 输出使能
2Y1 9 E2 8 O 端口 2 Y1 输出
2Y2 7 D3 6 O 端口 2 Y2 输出
2Y3 5 C2 4 O 端口 2 Y3 输出
2Y4 3 B3 2 O 端口 2 Y4 输出
GND 10 E1 9 — 接地
VCC 20 A3 19 — 电源引脚