ZHCSK03K August   1983  – January 2026 TLC555 , TLC555M

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性：TLC555C 的 VDD = 2V，TLC555I 的 VDD = 3V
    6. 5.6 电气特性：VDD = 5V
    7. 5.7 电气特性：VDD = 15V
    8. 5.8 计时特点
    9. 5.9 典型特性
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1 单稳态工作模式
      2. 6.3.2 非稳态工作模式
      3. 6.3.3 分频器
    4. 6.4 器件功能模式
  8. 7 应用和实施
    1. 7.1 应用信息
    2. 7.2 典型应用
      1. 7.2.1 漏脉冲检测器
        1. 7.2.1.1 设计要求
        2. 7.2.1.2 详细设计过程
        3. 7.2.1.3 应用曲线
      2. 7.2.2 脉宽调制
        1. 7.2.2.1 设计要求
        2. 7.2.2.2 详细设计过程
        3. 7.2.2.3 应用曲线
      3. 7.2.3 脉冲位置调制
        1. 7.2.3.1 设计要求
        2. 7.2.3.2 详细设计过程
        3. 7.2.3.3 应用曲线
      4. 7.2.4 顺序计时器
        1. 7.2.4.1 设计要求
        2. 7.2.4.2 详细设计过程
        3. 7.2.4.3 应用曲线
      5. 7.2.5 专为提高 ESD 性能而设计
    3. 7.3 电源相关建议
    4. 7.4 布局
      1. 7.4.1 布局指南
      2. 7.4.2 布局示例
  9. 8 器件和文档支持
    1. 8.1 接收文档更新通知
    2. 8.2 支持资源
    3. 8.3 商标
    4. 8.4 静电放电警告
    5. 8.5 术语表
  10. 9 修订历史记录
  11. 10机械、封装和可订购信息

4 引脚配置和功能

TLC555 D、P、PS 和 JG 封装 8 引脚 SOIC、PDIP、SOP 和 CDIP（顶视图）图 4-1 D、P、PS 和 JG 封装 8 引脚 SOIC、PDIP、SOP 和 CDIP（顶视图）
表 4-1 引脚功能：D、P、PS 和 JG 封装
引脚 类型 说明
名称 编号
CONT 5 输入 控制比较器阈值。输出 2/3 VDD 并允许旁路电容器连接。
DISCH 7 输出 集电极开路输出，可对计时电容器进行放电。
GND 1 — 接地。
NC — — 无内部连接。
OUT 3 输出 高电流计时器输出信号。
复位 4 输入 低电平有效复位输入可强制将输出端和放电端置于低电平。
THRES 6 输入 计时输入结束。THRES > CONT 时将输出端和放电端置于低电平。
TRIG 2 输入 计时输入开始。TRIG < 1/2 CONT 时将输出端置于高电平，放电端为开路状态。
VDD 8 — 电源电压。
TLC555 PW 封装，14 引脚 TSSOP（俯视图）图 4-2 PW 封装，14 引脚 TSSOP（俯视图）
TLC555 FK 封装，20 引脚 LCCC（俯视图）图 4-3 FK 封装，20 引脚 LCCC（俯视图）
表 4-2 引脚功能：PW 和 FK
引脚 类型 说明
名称 编号
PW (TSSOP) FK (LCCC)
CONT 8 12 输入 控制比较器阈值。输出 2/3 VDD 并允许旁路电容器连接。
DISCH 12 17 输出 集电极开路输出，可对计时电容器进行放电。
GND 1 2 — 接地。
NC 2、4、6、
9、11、13		 1、3、4、6、8、
9、11、13、14、16、18、19		 — 无内部连接。
OUT 5 7 输出 高电流计时器输出信号。
复位 7 10 输入 低电平有效复位输入可强制将输出端和放电端置于低电平。
THRES 10 15 输入 计时输入结束。THRES > CONT 时将输出端和放电端置于低电平。
TRIG 3 5 输入 计时输入开始。TRIG < 1/2 CONT 时将输出端置于高电平，放电端为开路状态。
VDD 14 20 — 电源电压。