• Menu
  • Product
  • Email
  • PDF
  • Order now

  • TMS320F28004x 实时微控制器

    • ZHCSGY3G January   2017  – January 2023 TMS320F280040-Q1 , TMS320F280040C-Q1 , TMS320F280041 , TMS320F280041-Q1 , TMS320F280041C , TMS320F280041C-Q1 , TMS320F280045 , TMS320F280048-Q1 , TMS320F280048C-Q1 , TMS320F280049 , TMS320F280049-Q1 , TMS320F280049C , TMS320F280049C-Q1

      PRODUCTION DATA  

  • CONTENTS
  • SEARCH
  • TMS320F28004x 实时微控制器
  1. 1 特性
  2. 2 应用
  3. 3 说明
    1. 3.1 功能方框图
  4. 4 修订历史记录
  5. 5 器件比较
    1. 5.1 相关产品
  6. 6 引脚配置和功能
    1. 6.1 引脚图
    2. 6.2 引脚属性
    3. 6.3 信号说明
      1. 6.3.1 模拟信号
      2. 6.3.2 数字信号
      3. 6.3.3 电源和接地
      4. 6.3.4 测试、JTAG 和复位
    4. 6.4 引脚多路复用
      1. 6.4.1 GPIO 多路复用引脚
      2. 6.4.2 ADC 引脚上的数字输入 (AIO)
      3. 6.4.3 GPIO 输入 X-BAR
      4. 6.4.4 GPIO 输出 X-BAR 和 ePWM X-BAR
    5. 6.5 带有内部上拉和下拉的引脚
    6. 6.6 未使用引脚的连接
  7. 7 规格
    1. 7.1  绝对最大额定值
    2. 7.2  ESD 等级 - 商用
    3. 7.3  ESD 等级 - 汽车
    4. 7.4  建议运行条件
    5. 7.5  功耗摘要
      1. 7.5.1 系统电流消耗（外部电源）
      2. 7.5.2 系统电流消耗（内部 VREG）
      3. 7.5.3 系统电流消耗（直流/直流稳压器）
      4. 7.5.4 工作模式测试说明
      5. 7.5.5 电流消耗图
      6. 7.5.6 减少电流消耗
        1. 7.5.6.1 每个禁用外设的典型 IDD 电流减少值（SYSCLK 为 100MHz 时）
    6. 7.6  电气特性
    7. 7.7  热阻特征
      1. 7.7.1 PZ 封装
      2. 7.7.2 PM 封装
      3. 7.7.3 RSH 封装
    8. 7.8  散热设计注意事项
    9. 7.9  系统
      1. 7.9.1 电源管理模块 (PMM)
        1. 7.9.1.1 引言
        2. 7.9.1.2 概述
          1. 7.9.1.2.1 电源轨监视器
            1. 7.9.1.2.1.1 I/O POR（上电复位）监视器
            2. 7.9.1.2.1.2 I/O BOR（欠压复位）监视器
            3. 7.9.1.2.1.3 VDD POR（上电复位）监视器
          2. 7.9.1.2.2 外部监控器使用情况
          3. 7.9.1.2.3 延迟块
          4. 7.9.1.2.4 内部 1.2V LDO 稳压器 (VREG)
          5. 7.9.1.2.5 VREGENZ
          6. 7.9.1.2.6 内部 1.2V 开关稳压器（直流/直流）
            1. 7.9.1.2.6.1 PCB 布局和元件指南
        3. 7.9.1.3 外部元件
          1. 7.9.1.3.1 去耦电容器
            1. 7.9.1.3.1.1 VDDIO 去耦
            2. 7.9.1.3.1.2 VDD 去耦
        4. 7.9.1.4 电源时序
          1. 7.9.1.4.1 电源引脚联动
          2. 7.9.1.4.2 信号引脚电源序列
          3. 7.9.1.4.3 电源引脚电源序列
            1. 7.9.1.4.3.1 外部 VREG/VDD 模式序列
            2. 7.9.1.4.3.2 内部 VREG/VDD 模式序列
            3. 7.9.1.4.3.3 电源时序摘要和违规影响
            4. 7.9.1.4.3.4 电源压摆率
        5. 7.9.1.5 电源管理模块电气数据和时序
          1. 7.9.1.5.1 电源管理模块运行条件
          2. 7.9.1.5.2 电源管理模块特征
          3.        电源电压
      2. 7.9.2 复位时序
        1. 7.9.2.1 复位源
        2. 7.9.2.2 复位电气数据和时序
          1. 7.9.2.2.1 复位 (XRSn) 时序要求
          2. 7.9.2.2.2 复位 (XRSn) 开关特性
          3. 7.9.2.2.3 复位时序图
      3. 7.9.3 时钟规格
        1. 7.9.3.1 时钟源
        2. 7.9.3.2 时钟频率、要求和特性
          1. 7.9.3.2.1 输入时钟频率和时序要求，PLL 锁定时间
            1. 7.9.3.2.1.1 输入时钟频率
            2. 7.9.3.2.1.2 XTAL 振荡器特征
            3. 7.9.3.2.1.3 X1 时序要求
            4. 7.9.3.2.1.4 PLL 锁定时间
          2. 7.9.3.2.2 内部时钟频率
            1. 7.9.3.2.2.1 内部时钟频率
          3. 7.9.3.2.3 输出时钟频率和开关特性
            1. 7.9.3.2.3.1 XCLKOUT 开关特性
        3. 7.9.3.3 输入时钟和 PLL
        4. 7.9.3.4 晶体 (XTAL) 振荡器
          1. 7.9.3.4.1 引言
          2. 7.9.3.4.2 概述
            1. 7.9.3.4.2.1 电子振荡器
              1. 7.9.3.4.2.1.1 运行模式
                1. 7.9.3.4.2.1.1.1 晶体的工作模式
                2. 7.9.3.4.2.1.1.2 单端工作模式
              2. 7.9.3.4.2.1.2 XCLKOUT 上的 XTAL 输出
            2. 7.9.3.4.2.2 石英晶体
            3. 7.9.3.4.2.3 GPIO 工作模式
          3. 7.9.3.4.3 正常运行
            1. 7.9.3.4.3.1 ESR – 有效串联电阻
            2. 7.9.3.4.3.2 Rneg - 负电阻
            3. 7.9.3.4.3.3 启动时间
            4. 7.9.3.4.3.4 DL – 驱动电平
          4. 7.9.3.4.4 如何选择晶体
          5. 7.9.3.4.5 测试
          6. 7.9.3.4.6 常见问题和调试提示
          7. 7.9.3.4.7 晶体振荡器规格
            1. 7.9.3.4.7.1 晶体振荡器参数
            2. 7.9.3.4.7.2 晶振等效串联电阻 (ESR) 要求
            3. 7.9.3.4.7.3 晶体振荡器电气特性
        5. 7.9.3.5 内部振荡器
          1. 7.9.3.5.1 INTOSC 特性
      4. 7.9.4 闪存参数
      5. 7.9.5 仿真/JTAG
        1. 7.9.5.1 JTAG 电气数据和时序
          1. 7.9.5.1.1 JTAG 时序要求
          2. 7.9.5.1.2 JTAG 开关特征
          3. 7.9.5.1.3 JTAG 时序图
        2. 7.9.5.2 cJTAG 电气数据和时序
          1. 7.9.5.2.1 cJTAG 时序要求
          2. 7.9.5.2.2 cJTAG 开关特性
          3. 7.9.5.2.3 cJTAG 时序图
      6. 7.9.6 GPIO 电气数据和时序
        1. 7.9.6.1 GPIO - 输出时序
          1. 7.9.6.1.1 通用输出开关特征
        2. 7.9.6.2 GPIO - 输入时序
          1. 7.9.6.2.1 通用输入时序要求
        3. 7.9.6.3 输入信号的采样窗口宽度
      7. 7.9.7 中断
        1. 7.9.7.1 外部中断 (XINT) 电气数据和时序
          1. 7.9.7.1.1 外部中断时序要求
          2. 7.9.7.1.2 外部中断开关特性
          3. 7.9.7.1.3 中断时序图
      8. 7.9.8 低功率模式
        1. 7.9.8.1 时钟门控低功耗模式
        2. 7.9.8.2 低功耗模式唤醒时序
          1. 7.9.8.2.1 空闲模式时序要求
          2. 7.9.8.2.2 空闲模式开关特性
          3. 7.9.8.2.3 空闲模式时序图
          4. 7.9.8.2.4 停机模式时序要求
          5. 7.9.8.2.5 停机模式开关特征
          6. 7.9.8.2.6 停机模式时序图
    10. 7.10 模拟外设
      1. 7.10.1 模数转换器 (ADC)
        1. 7.10.1.1 结果寄存器映射
        2. 7.10.1.2 ADC 可配置性
          1. 7.10.1.2.1 信号模式
        3. 7.10.1.3 ADC 电气数据和时序
          1. 7.10.1.3.1 ADC 运行条件
          2. 7.10.1.3.2 ADC 特性
          3. 7.10.1.3.3 ADC 输入模型
          4. 7.10.1.3.4 ADC 时序图
      2. 7.10.2 可编程增益放大器 (PGA)
        1. 7.10.2.1 PGA 电气数据和时序
          1. 7.10.2.1.1 PGA 运行条件
          2. 7.10.2.1.2 PGA 特征
          3. 7.10.2.1.3 PGA 典型特征图
      3. 7.10.3 温度传感器
        1. 7.10.3.1 温度传感器电气数据和时序
          1. 7.10.3.1.1 温度传感器特征
      4. 7.10.4 缓冲数模转换器 (DAC)
        1. 7.10.4.1 缓冲 DAC 电气数据和时序
          1. 7.10.4.1.1 缓冲 DAC 运行条件
          2. 7.10.4.1.2 缓冲 DAC 电气特性
          3. 7.10.4.1.3 缓冲 DAC 示意图
          4. 7.10.4.1.4 缓冲 DAC 典型特性图
      5. 7.10.5 比较器子系统 (CMPSS)
        1. 7.10.5.1 CMPSS 电气数据和时序
          1. 7.10.5.1.1 比较器电气特性
          2. 7.10.5.1.2 CMPSS DAC 静态电气特性
          3. 7.10.5.1.3 CMPSS 示意图
    11. 7.11 控制外设
      1. 7.11.1 增强型捕获 (eCAP)
        1. 7.11.1.1 eCAP 电气数据和时序
          1. 7.11.1.1.1 eCAP 时序要求
          2. 7.11.1.1.2 eCAP 开关特性
      2. 7.11.2 高分辨率捕捉子模块 (HRCAP6–HRCAP7)
        1. 7.11.2.1 HRCAP 电气数据和时序
          1. 7.11.2.1.1 HRCAP 开关特性
      3. 7.11.3 增强型脉宽调制器 (ePWM)
        1. 7.11.3.1 控制外设同步
        2. 7.11.3.2 ePWM 电气数据和时序
          1. 7.11.3.2.1 ePWM 时序要求
          2. 7.11.3.2.2 ePWM 开关特性
          3. 7.11.3.2.3 跳闸区输入时序
            1. 7.11.3.2.3.1 跳闸区域输入时序要求
        3. 7.11.3.3 外部 ADC 转换启动电气数据和时序
          1. 7.11.3.3.1 外部 ADC 转换启动开关特性
      4. 7.11.4 高分辨率脉宽调制器 (HRPWM)
        1. 7.11.4.1 HRPWM 电气数据和时序
          1. 7.11.4.1.1 高分辨率 PWM 特征
      5. 7.11.5 增强型正交编码器脉冲 (eQEP)
        1. 7.11.5.1 eQEP 电气数据和时序
          1. 7.11.5.1.1 eQEP 时序要求
          2. 7.11.5.1.2 eQEP 开关特性
      6. 7.11.6 Σ-Δ 滤波器模块 (SDFM)
        1. 7.11.6.1 SDFM 电气数据和时序
          1. 7.11.6.1.1 使用异步 GPIO (ASYNC) 选项时的 SDFM 时序要求
          2. 7.11.6.1.2 SDFM 时序图
        2. 7.11.6.2 SDFM 电气数据和时序（同步 GPIO）
          1. 7.11.6.2.1 使用同步 GPIO (SYNC) 选项时的 SDFM 时序要求
    12. 7.12 通信外设
      1. 7.12.1 控制器局域网 (CAN)
      2. 7.12.2 内部集成电路 (I2C)
        1. 7.12.2.1 I2C 电气数据和时序
          1. 7.12.2.1.1 I2C 时序要求
          2. 7.12.2.1.2 I2C 开关特征
          3. 7.12.2.1.3 I2C 时序图
      3. 7.12.3 电源管理总线 (PMBus) 接口
        1. 7.12.3.1 PMBus 电气数据和时序
          1. 7.12.3.1.1 PMBus 电气特性
          2. 7.12.3.1.2 PMBus 快速模式开关特性
          3. 7.12.3.1.3 PMBus 标准模式开关特性
      4. 7.12.4 串行通信接口 (SCI)
      5. 7.12.5 串行外设接口 (SPI)
        1. 7.12.5.1 SPI 电气数据和时序
          1. 7.12.5.1.1 非高速主模式时序
            1. 7.12.5.1.1.1 SPI 主模式开关特性（时钟相位 = 0）
            2. 7.12.5.1.1.2 SPI 主模式开关特性（时钟相位 = 1）
            3. 7.12.5.1.1.3 SPI 主模式时序要求
          2. 7.12.5.1.2 非高速从模式时序
            1. 7.12.5.1.2.1 SPI 从模式开关特性
            2. 7.12.5.1.2.2 SPI 从模式时序要求
          3. 7.12.5.1.3 高速主模式时序
            1. 7.12.5.1.3.1 SPI 高速主模式开关特性（时钟相位 = 0）
            2. 7.12.5.1.3.2 SPI 高速主模式开关特性（时钟相位 = 1）
            3. 7.12.5.1.3.3 SPI 高速主模式时序要求
          4. 7.12.5.1.4 高速从模式时序
            1. 7.12.5.1.4.1 SPI 高速从模式开关特性
            2. 7.12.5.1.4.2 SPI 高速从模式时序要求
      6. 7.12.6 本地互连网络 (LIN)
      7. 7.12.7 快速串行接口 (FSI)
        1. 7.12.7.1 FSI 变送器
          1. 7.12.7.1.1 FSITX 电气数据和时序
            1. 7.12.7.1.1.1 FSITX 开关特性
        2. 7.12.7.2 FSI 接收器
          1. 7.12.7.2.1 FSIRX 电气数据和时序
            1. 7.12.7.2.1.1 FSIRX 开关特性
            2. 7.12.7.2.1.2 FSIRX 时序要求
        3. 7.12.7.3 FSI SPI 兼容模式
          1. 7.12.7.3.1 FSITX SPI 信令模式电气数据和时序
            1. 7.12.7.3.1.1 FSITX SPI 信令模式开关特性
  8. 8 详细说明
    1. 8.1  概述
    2. 8.2  功能方框图
    3. 8.3  存储器
      1. 8.3.1 C28x 存储器映射
      2. 8.3.2 控制律加速器 (CLA) ROM 存储器映射
      3. 8.3.3 闪存映射
      4. 8.3.4 外设寄存器内存映射
      5. 8.3.5 存储器类型
        1. 8.3.5.1 专用 RAM (Mx RAM)
        2. 8.3.5.2 本地共享 RAM (LSx RAM)
        3. 8.3.5.3 全局共享 RAM (GSx RAM)
        4. 8.3.5.4 CLA 消息 RAM (CLA MSGRAM)
    4. 8.4  标识
    5. 8.5  总线架构 - 外设连接
    6. 8.6  C28x 处理器
      1. 8.6.1 嵌入式实时分析和诊断 (ERAD)
      2. 8.6.2 浮点单元 (FPU)
      3. 8.6.3 三角法数学单元 (TMU)
      4. 8.6.4 Viterbi、复杂数学和 CRC 单元 (VCU-I)
    7. 8.7  控制律加速器 (CLA)
    8. 8.8  直接存储器访问 (DMA)
    9. 8.9  引导 ROM 和外设引导
      1. 8.9.1 配置交替引导模式选择引脚
      2. 8.9.2 配置交替引导模式选项
      3. 8.9.3 GPIO 分配
    10. 8.10 双代码安全模块
    11. 8.11 看门狗
    12. 8.12 可配置逻辑块 (CLB)
    13. 8.13 功能安全
  9. 9 应用、实施和布局
    1. 9.1 器件主要特性
    2. 9.2 应用信息
      1. 9.2.1 典型应用
        1. 9.2.1.1 服务器电信电源单元 (PSU)
          1. 9.2.1.1.1 系统方框图
          2. 9.2.1.1.2 服务器和电信 PSU 资源
        2. 9.2.1.2 单相在线 UPS
          1. 9.2.1.2.1 系统方框图
          2. 9.2.1.2.2 单相在线 UPS 资源
        3. 9.2.1.3 微型光伏逆变器
          1. 9.2.1.3.1 系统方框图
          2. 9.2.1.3.2 微型光伏逆变器资源
        4. 9.2.1.4 电动汽车充电站电源模块
          1. 9.2.1.4.1 系统方框图
          2. 9.2.1.4.2 电动汽车充电站电源模块资源
        5. 9.2.1.5 伺服驱动器控制模块
          1. 9.2.1.5.1 系统方框图
          2. 9.2.1.5.2 伺服驱动器控制模块资源
  10. 10器件和文档支持
    1. 10.1 器件和开发支持工具命名规则
    2. 10.2 标识
    3. 10.3 工具和软件
    4. 10.4 文档支持
    5. 10.5 支持资源
    6. 10.6 商标
    7. 10.7 静电放电警告
    8. 10.8 术语表
  11. 11机械、封装和可订购信息
    1. 11.1 封装信息
  12. 重要声明
search No matches found.
  • Full reading width
    • Full reading width
    • Comfortable reading width
    • Expanded reading width
  • Card for each section
  • Card with all content

 

DATA SHEET

TMS320F28004x 实时微控制器

本资源的原文使用英文撰写。 为方便起见，TI 提供了译文；由于翻译过程中可能使用了自动化工具，TI 不保证译文的准确性。 为确认准确性，请务必访问 ti.com 参考最新的英文版本（控制文档）。

1 特性

  • TMS320C28x 32 位 CPU
    • 100MHz
    • IEEE 754 单精度浮点单元 (FPU)
    • 三角函数加速器 (TMU)
      • 针对常见的三角函数和软件库从 3× 周期提高至 4× 周期
      • 13 周期派克变换
    • Viterbi/复杂数学单元 (VCU-I)
    • 十个硬件断点（包括 ERAD）
  • 可编程控制律加速器 (CLA)
    • 100MHz
    • IEEE 754 单精度浮点指令
    • 独立于主 CPU 执行代码
  • 片上存储器
    • 在两个独立存储体上提供 256KB (128KW) 的闪存（ECC 保护）
    • 100KB (50KW) RAM（ECC 保护或奇偶校验保护）
    • 支持第三方开发的双区安全
    • 唯一标识 (UID) 号
  • 时钟和系统控制
    • 两个内部零引脚 10MHz 振荡器
    • 片上晶振振荡器和外部时钟输入
    • 窗口化看门狗计时器模块
    • 丢失时钟检测电路
  • 1.2V 内核、3.3V I/O 设计
    • 可生成 1.2V 电压的内部 VREG 或直流/直流允许进行单电源设计
    • 欠压复位 (BOR) 电路
  • 系统外设
    • 6 通道直接存储器存取 (DMA) 控制器
    • 40 个独立可编程多路复用通用输入/输出 (GPIO) 引脚
    • 在模拟引脚上提供 21 路数字输入
    • 增强型外设中断扩展 (ePIE) 模块
    • 支持多个具有外部唤醒功能的低功耗模式 (LPM)
    • 嵌入式实时分析和诊断 (ERAD)
  • 通信外设
    • 一个电源管理总线 (PMBus) 接口
    • 一个内部集成电路 (I2C) 接口
      （引脚可引导）
    • 两个控制器局域网 (CAN) 总线端口（引脚可引导）
    • 两个串行外设接口 (SPI) 端口
      （引脚可引导）
    • 两个与 UART 兼容的串行通信接口 (SCI)（引脚可引导）
    • 一个与 UART 兼容的本地互连网络 (LIN)
    • 一个带发送器和接收器的快速串行接口 (FSI)
  • 模拟系统
    • 三个 3.45MSPS 12 位模数转换器 (ADC)
      • 多达 21 个外部通道
      • 每个 ADC 具有四个集成后处理块 (PPB)
    • 七个带 12 位参考数模
      转换器 (DAC) 的窗口比较器 (CMPSS)
      • 数字干扰滤波器
    • 两个 12 位缓冲 DAC 输出
    • 七个可编程增益放大器 (PGA)
      • 可编程增益设置：3、6、12、24
      • 可编程输出滤波
  • 增强型控制外设
    • 16 个具有高分辨率功能（150ps 分辨率）的 ePWM 通道
      • 具有高分辨率的集成死区支持
      • 集成硬件跳匣区域 (TZ)
    • 七个增强型捕捉 (eCAP) 模块
      • 在两个模块上提供高分辨率捕捉 (HRCAP)
    • 两个支持 CW/CCW 运行模式的增强型正交编码器脉冲 (eQEP) 模块
    • 四条 Σ-Δ 滤波器模块 (SDFM) 输入通道（每条通道两个并联滤波器）
      • 标准 SDFM 数据滤波
      • 用于高估或低估情况下
        快速操作的比较器滤波器
  • 可配置逻辑块 (CLB)
    • 增强现有外设功能
    • 支持位置管理器解决方案
  • InstaSPIN-FOC™
    • 无传感器的磁场定向控制 (FOC)，采用 FAST™ 软件编码器
    • 片上 ROM 存储器中的库
  • 符合功能安全标准
    • 专为功能安全应用开发
    • 可提供用于 ISO 26262 和 IEC 61508 系统设计的文档
    • 系统功能符合 ASIL D 和 SIL 3 等级
    • 硬件完整性高达 ASIL B 级
  • 安全相关认证
    • 通过 TÜV SÜD 高达 ASIL B 等级的 ISO 26262 认证
  • 封装选项：
    • 100 引脚 Low-profile Quad Flatpack (LQFP)
      [后缀 PZ]
    • 64 引脚 LQFP [后缀 PM]
    • 56 引脚极薄无引线四方扁平封装 (VQFN) [后缀 RSH]
  • 温度选项：
    • S：–40°C 至 125°C 结温
    • Q： –40°C 至 125°C 的自然通风下
      （汽车应用的 AEC Q100 合格认证）

2 应用

  • 中距离/短距离雷达
  • 空调室外机
  • 电梯门自动启闭装置驱动控制
  • 自动分拣设备
  • CNC 控制
  • 纺织机
  • 焊接机
  • 交流充电（桩）站
  • 直流充电（桩）站
  • 电动汽车充电站电源模块
  • 车辆无线充电模块
  • 能量存储电源转换系统 (PCS)
  • 中央逆变器
  • 太阳能电源优化器
  • 串式逆变器
  • 直流/直流转换器
  • 逆变器和电机控制
  • 车载充电器 (OBC) 和无线充电器
  • 交流驱动器控制模块
  • 交流驱动器功率级模块
  • 线性电机功率级
  • 伺服驱动器控制模块
  • 交流输入 BLDC 电机驱动器
  • 直流输入 BLDC 电机驱动器
  • 工业交流/直流电源
  • 三相 UPS
  • 商用网络和服务器 PSU
  • 商用通信电源整流器

3 说明

C2000™ 32 位微控制器针对处理、感应和驱动进行了优化，旨在提高实时控制应用（如工业电机驱动器、光伏逆变器和数字电源、电动汽车和运输、电机控制以及感应和信号处理）的闭环性能。

TMS320F28004x (F28004x) 是一个功能强大的 32 位浮点微控制器单元 (MCU)，可让设计人员在单个器件上集成关键的控制外设、差分模拟和非易失性存储器。

实时控制子系统基于 TI 的 32 位 C28x CPU，可提供 100 MHz 的信号处理性能。C28x CPU 的性能通过新的 TMU 扩展指令集和 VCU-I 扩展指令集得到了进一步提升，TMU 扩展指令集能够快速执行变换和扭矩环路计算中常见三角运算的算法，VCU-I 扩展指令集能够降低编码应用中常见复杂数学运算的延迟。

CLA 允许从主 C28x CPU 上大量卸载常见任务。CLA 是一款与 CPU 并行执行的独立 32 位浮点数学加速器。此外，CLA 自带专用存储资源，它可以直接访问典型控制系统中所需的关键外设。对 ANSI C 子集的支持是标准配置，就像硬件断点和硬件任务切换等关键特性也是标准配置。

F28004x 支持高达 256KB (128KW) 的闪存，这些闪存分为两个 128KB (64KW) 存储体，支持并行编程和执行。此外，还以 4KB (2KW) 和 16KB (8KW) 块提供高达 100KB (50KW) 的片上 SRAM，以进行高效的系统分区。还支持闪存 ECC、SRAM ECC/奇偶校验和双区安全性。

F28004x MCU 上集成了高性能模拟块，以进一步支持系统整合。三个独立的 12 位 ADC 可准确、高效地管理多个模拟信号，从而最终提高系统吞吐量。模拟前端上的七个 PGA 可以在转换之前实现片上电压调节。七个模拟比较器模块针对跳闸情况下的对输入电压电平进行连续监控。

TMS320C2000™ 微控制器包含先进的控制外设（具有独立于频率的 ePWM/HRPWM 和 eCAP），可对系统进行出色的控制。内置的 4 通道 SDFM 允许在隔离层上无缝集成过采样 Σ-Δ 调制器。

通过各种业界通用通信端口（如 SPI、SCI、I2C、LIN 和 CAN）支持连接，并且提供了多个多路复用选项，可在各种应用中实现出色的信号布局。C2000 平台新增了完全符合标准的 PMBus。此外，FSI 率先在业内实现了高速可靠的通信，补充了嵌入该器件的各种外设的功能。

专门实现的器件型号 TMS320F28004xC 允许访问可配置逻辑块 (CLB) 来实现额外连接功能，还允许访问安全 ROM，该 ROM 包含用于支持 InstaSPIN-FOC™ 的库。有关详细信息，请参阅器件比较。

嵌入式实时分析和诊断 (ERAD) 模块通过提供用于分析的附加硬件断点和计数器来增强器件的调试和系统分析功能。

是否想详细了解 C2000 实时 MCU 适用于实时控制系统的特性？查看使用 C2000™ 实时微控制器的基本开发指南，并访问 C2000™ 实时控制 MCU 页面。

C2000™ 实时控制微控制器 (MCU) 入门指南 涵盖了 C2000 器件开发中从硬件到支持资源的所有方面。除了主要的参考文档外，每个部分还提供了相关链接和资源，可帮助用户进一步了解相关信息。

准备好开始了吗？查看 TMDSCNCD280049C 或 LAUNCHXL-F280049C 评估板并下载 C2000Ware。

器件信息
器件型号(1) 控制律加速器 (CLA) 可配置逻辑块 (CLB) 闪存大小
TMS320F280049C 是 是 256KB
TMS320F280048C
TMS320F280049 -
TMS320F280048
TMS320F280045 -
TMS320F280041C 是 128KB
TMS320F280040C
TMS320F280041 -
TMS320F280040
(1) 如需更多有关这些器件的信息，请参阅器件比较表。
表 3-1 功能安全合规型器件型号
器件型号(1)
F280048CPMQR
F280048PMQR
F280049CPMS
F280049CPZQR
F280049CPZS
F280049PMS
F280049PMSR
F280049PZQR
F280049PZQ
F280049PZS
F280049PZSR
(1) 上表中未列出的器件型号为功能安全质量管理型 (FS-QM)。

3.1 功能方框图

功能方框图展示了 CPU 系统及关联的外设。

GUID-93F19168-DD39-4C44-B0FB-CE02E5EB0D73-low.gif
A. 安全存储器显示为红色。
图 3-1 功能方框图

4 修订历史记录

Timestamp Revision History Changes Intro HTMLFebruary 1, 2021 to January 9, 2023

  • 此“修订历史记录”列出了从 SPRS945F 到 SPRS945G 的更改 Go
  • 全局：更新了数据表标题中的器件Go
  • 全局：将技术参考手册的标题更改为 TMS320F28004x 实时微控制器技术参考手册。将数据表标题更改为 TMS320F28004x 实时微控制器。将勘误表标题更改为 TMS320F28004x 实时 MCU 器件勘误表 Go
  • 全局：更新了 ERRORSTS 的说明Go
  • Topic Link Label1 特性：向“两个串行通信接口 (SCI)（引脚可引导）”特性中添加了“与 UART 兼容”。向“一个本地互连网络 (LIN)”特性中添加了“与 UART 兼容”。添加了“符合功能安全标准”特性。新增了“安全相关认证”特性Go
  • Topic Link Label3，说明：更新了此部分Go
  • 器件信息：更新了此表Go
  • 表 3-1，功能安全合规型器件型号：添加了此表Go
  • 图 3-1 功能方框图：添加了“安全存储器显示为红色”注释Go
  • 表 5-1，器件比较：从表头中删除了 F280048、F280048C、F280040 和 F280040C。更新了可配置逻辑块 (CLB) 的器件型号。更新了 InstaSPIN-FOC™ 的器件型号。添加了 ADC 通道（来自 PGA）。将 64 引脚 PM 的“SDFM 通道 – 1 类”从 3 更改为 2。将 56 引脚 RSH 的“SDFM 通道 – 1 类”从 3 更改为 2。将“（UART 兼容）”添加到“SCI - 0 类”。将“（UART 兼容）”添加到“LIN - 1 类”。更新了“封装选项、温度和鉴定”部分Go
  • Topic Link Label5.1 相关产品：更新部分。Go
  • 表 6-1 引脚属性：更新了 GPIO22_VFBSW、GPIO23_VSW 和 ERRORSTS 的说明。添加了“当 DCDCEN = 1 时，AMSEL 寄存器中的相应位为无关位”脚注Go
  • 表 6-3，数字信号：更新了 ERRORSTS 的说明Go
  • 数字信号及相应的 GPIO 表：更新了 ERRORSTS 的说明Go
  • Topic Link Label7.1，绝对最大额定值：将输入钳位电流的说明从“数字/模拟输入（每引脚）”更改为“数字输入（每引脚）”Go
  • Topic Link Label7.2，ESD 等级 – 商用：更新了器件型号，为 100 引脚 PZ 封装和 64 引脚 PM 封装的转角引脚添加了充电器件模型 (CDM) 值。Go
  • Topic Link Label7.3，ESD 等级 - 汽车：更新了器件型号Go
  • Topic Link Label7.4 建议运行条件：更新了 SRSUPPLY 及其相关脚注Go
  • Topic Link Label7.6，电气特性：将 VHYSTERESIS 对应的“150”从“典型值”列移至“最小值”列Go
  • 电源管理模块 (PMM) 部分：更新部分。Go
  • 图 7-12 复位电路：更新了图。Go
  • 图 7-13 上电复位：向“CPU 执行阶段”波形添加了 tboot-flash Go
  • Topic Link Label7.9.3，时钟规格：删除了晶体振荡器 部分，添加了晶体 (XTAL) 振荡器 部分Go
  • 表 7-9 不同 CPUCLK 频率下所需的最低闪存等待状态 (FRDCNTL[RWAIT])：将不同时钟源和频率下所需的最低闪存等待状态 表更改为不同 CPUCLK 频率下所需的最低闪存等待状态 (FRDCNTL[RWAIT]) 表。更新了表。Go
  • 表 7-10 闪存参数：将“Nwec 写入/擦除周期”更改为“每个扇区的 Nwec 写入/擦除周期”。添加了“整个闪存（整合所有扇区）的 Nwec 写入/擦除周期”和相关的脚注Go
  • 图 7-26，连接到 14 引脚 JTAG 接头：将 TMS 上拉电阻从 4.7kΩ 更改为 2.2kΩGo
  • 图 7-27，连接到 20 引脚 JTAG 接头：将 TMS 上拉电阻从 4.7kΩ 更改为 2.2kΩGo
  • Topic Link Label7.10.1.1 结果寄存器映射：新增了该部分Go
  • Topic Link Label7.10.1.3.3，ADC 输入模型：添加了对 C2000 ADC 的充电共享驱动电路 应用报告和 C2000 MCU 的 ADC 输入电路评估 应用报告的引用。Go
  • Topic Link Label7.10.2.1.2 PGA 特征：添加了 RFILT。更新了带宽。添加了“PGA 的 DNL/INL 在 ADC 的 DNL/INL 容差范围内，因此未单独显示”脚注Go
  • Topic Link Label7.12.2.1.1 I2C 时序要求：更改了标准模式和快速模式下的参数 T10 [tw(SP)] 的最小值、最大值和单位Go
  • 图 7-82 SCI 方框图：更新了图。Go
  • 图 8-1 功能方框图：添加了“安全存储器显示为红色”注释Go
  • 表 8-3 F280049、F280048 和 F280045 的闪存扇区地址：更新了表。添加了 ECC 地址Go
  • 表 8-4 F280041 和 F280040 的闪存扇区地址：更新了表。添加了 ECC 地址Go
  • Topic Link Label8.12，可配置逻辑块 (CLB)：更新了此部分Go
  • Topic Link Label8.13 功能安全：新增了该部分Go
  • Topic Link Label9，应用、实施和布局：更新了此部分Go
  • Topic Link Label10.1，器件和开发支持工具命名规则：更新了此部分Go
  • Topic Link Label10.3 工具和软件：向“软件工具”一节中添加了“C2000 第三方搜索工具”Go
  • Topic Link Label10.4，文档支持：更新了工具指南部分，添加了迁移指南部分，添加了使用 C2000™ 实时微控制器的基本开发指南 Go

 
Texas Instruments

© Copyright 1995-2025 Texas Instruments Incorporated. All rights reserved.
Submit documentation feedback | IMPORTANT NOTICE | Trademarks | Privacy policy | Cookie policy | Terms of use | Terms of sale