ZHCSG67C March   2017  – June 2025 OPT3001-Q1

PRODUCTION DATA  

  1.   1
  2. 特性
  3. 应用
  4. 说明
  5. 引脚配置和功能
  6. 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 时序要求 #GUID-D86987F5-A9B7-4506-9858-90867D8ED8B3/SBOS6814062
    7. 5.7 典型特性
  7. 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1 人眼匹配度
      2. 6.3.2 自动满量程设置
      3. 6.3.3 中断运行、INT 引脚和中断报告机制
      4. 6.3.4 I2C 总线概述
        1. 6.3.4.1 串行总线地址
        2. 6.3.4.2 串行接口
    4. 6.4 器件功能模式
      1. 6.4.1 自动满标量程设置模式
      2. 6.4.2 中断报告机制模式
        1. 6.4.2.1 锁存窗口式比较模式
        2. 6.4.2.2 透明迟滞式比较模式
        3. 6.4.2.3 转换结束模式
        4. 6.4.2.4 转换结束和透明迟滞式比较模式
    5. 6.5 编程
      1. 6.5.1 写入和读取
        1. 6.5.1.1 高速 I2C 模式
        2. 6.5.1.2 通用广播复位命令
        3. 6.5.1.3 SMBus 警报响应
  8. 寄存器映射
    1. 7.1 内部寄存器
      1. 7.1.1 寄存器说明
        1. 7.1.1.1 结果寄存器(偏移 = 00h)
        2. 7.1.1.2 配置寄存器(偏移 = 01h)[复位 = C810h]
        3. 7.1.1.3 下限寄存器(偏移 = 02h)[复位 = C0000h]
        4. 7.1.1.4 上限寄存器(偏移 = 03h)[复位 = BFFFh]
        5. 7.1.1.5 制造商 ID 寄存器(偏移 = 7Eh)[复位 = 5449h]
        6. 7.1.1.6 器件 ID 寄存器(偏移 = 7Fh)[复位 = 3001h]
  9. 应用和实施
    1. 8.1 应用信息
      1. 8.1.1 电气接口
      2. 8.1.2 光学接口
    2. 8.2 典型应用
      1. 8.2.1 设计要求
      2. 8.2.2 详细设计过程
        1. 8.2.2.1 光机设计
        2. 8.2.2.2 暗窗选择和补偿
      3. 8.2.3 应用曲线
    3. 8.3 最佳设计实践
    4. 8.4 电源相关建议
    5. 8.5 布局
      1. 8.5.1 布局指南
      2. 8.5.2 布局示例
  10. 器件和文档支持
    1. 9.1 文档支持
      1. 9.1.1 相关文档
    2. 9.2 接收文档更新通知
    3. 9.3 支持资源
    4. 9.4 商标
    5. 9.5 静电放电警告
    6. 9.6 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息
    1. 11.1 焊接和处理建议
    2. 11.2 DNP (S-PDSO-N6) 机械制图
    3. 11.3 72

高速 I2C 模式

当总线空闲时,SDA 和 SCL 线路都被上拉电阻器或有源上拉器件拉至高电平。主器件生成一个启动条件,后跟一个有效的串行字节,其中包含高速 (HS) 主器件代码 0000 1XXXb。该传输可在标准模式或快速模式(高达 400kHz)下进行。OPT3001-Q1 器件不对 HS 主器件代码进行确认,但的确会识别该代码并切换其内部滤波器以支持 2.6MHz 运行。

然后,主器件生成一个重复的开始条件(一个重复的开始条件具有与开始条件一致的时序)。在这个重复的启动条件之后,协议与 F/S 模式一致,除非允许的传输速度高达 2.6MHz。不要使用停止条件,而是使用重复的启动条件将总线保持在 HS 模式。停止条件结束 HS 模式并切换 OPT3001-Q1 器件的所有滤波器以支持 F/S 模式。