ZHCSFP6B November   2016  – March 2025 CDCLVP111-SP

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
    1.     引脚功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 LVECL DC 电气特性
    6. 5.6 LVPECL DC 电气特性
    7. 5.7 交流电气特性
    8. 5.8 典型特性
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
    4. 6.4 器件功能模式
  8. 7 应用和实施
    1. 7.1 应用信息
    2. 7.2 典型应用
      1. 7.2.1 用于线路卡应用的扇出缓冲器
        1. 7.2.1.1 设计要求
        2. 7.2.1.2 详细设计过程
          1. 7.2.1.2.1 LVPECL 输出端接
          2. 7.2.1.2.2 输入端接
        3. 7.2.1.3 应用曲线
    3. 7.3 电源相关建议
      1. 7.3.1 电源滤波
    4. 7.4 布局
      1. 7.4.1 布局指南
      2. 7.4.2 布局示例
  9. 8 器件和文档支持
    1. 8.1 文档支持
      1. 8.1.1 相关文档
    2. 8.2 接收文档更新通知
    3. 8.3 支持资源
    4. 8.4 商标
    5. 8.5 静电放电警告
    6. 8.6 术语表
  10. 9 修订历史记录
  11. 10机械、封装和可订购信息

引脚功能

引脚类型说明
名称(1)编号
CLK_SEL2输入时钟选择。用于在 CLK0 和 CLK1 输入对之间进行选择。兼容 LVTTL/LVCMOS 功能。
CLK0，CLK03、4输入差分 LVECL/LVPECL 输入对。
CLK1，CLK16、7输入
Q[9:0]12、14、16、20、22、24、26、30、32、34输出LVECL/LVPECL 时钟输出，这些输出提供 CLKn 的低偏斜输出。
Q[9:0]11、13、15、19、21、23、25、29、31、33输出LVECL/LVPECL 互补时钟输出，这些输出提供 CLKn 的输出。
VBB5电源针对单端输入运行的基准电压输出。
VCC1、9、10、17、18、27、28、35、36电源电源电压。
VEE8电源ECL 模式下的器件接地或负电源电压。
(1) CLKn、CLK_SEL 下拉电阻= 75kΩ；CLKn 上拉电阻 = 37.5kΩ；CLKn 下拉电阻 = 50kΩ。