ZHCSFD6H July   2016  – July 2026 DP83822H , DP83822HF , DP83822I , DP83822IF

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 器件比较表
  6. 5 引脚配置和功能
  7. 6 规格
    1. 6.1  绝对最大额定值
    2. 6.2  ESD 等级
    3. 6.3  建议运行条件
    4. 6.4  热性能信息
    5. 6.5  电气特性
    6. 6.6  时序要求，上电时序
    7. 6.7  时序要求、在 XI 时钟不稳定时加电
    8. 6.8  时序要求、复位时序
    9. 6.9  时序要求、串行管理时序
    10. 6.10 时序要求、100Mbps MII 发送时序
    11. 6.11 时序要求、100Mbps MII 接收时序
    12. 6.12 时序要求、10Mbps MII 发送时序
    13. 6.13 时序要求、10Mbps MII 接收时序
    14. 6.14 时序需求、RMII 发送时序
    15. 6.15 时序需求、RMII 接收时序
    16. 6.16 时序要求，RGMII
    17. 6.17 正常链路脉冲时序
    18. 6.18 自动协商快速链路脉冲 (FLP) 时序
    19. 6.19 10BASE-Te Jabber 时序
    20. 6.20 100BASE-TX 发声延时时序
    21. 6.21 100BASE-TX 接收延时时序
    22. 6.22 时序图
    23. 6.23 典型特性
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 节能以太网
        1. 7.3.1.1 EEE 概述
        2. 7.3.1.2 EEE 协商
      2. 7.3.2 局域网唤醒数据包检测
        1. 7.3.2.1 魔术包结构
        2. 7.3.2.2 魔术包示例
        3. 7.3.2.3 局域网唤醒配置和状态
      3. 7.3.3 IEEE 1588 时间戳的帧起始监测
      4. 7.3.4 时钟输出
    4. 7.4 器件功能模式
      1. 7.4.1  MAC 接口
        1. 7.4.1.1 媒体独立接口 (MII)
        2. 7.4.1.2 简化媒体独立接口 (RMII)
        3. 7.4.1.3 RMII 中继器模式
        4. 7.4.1.4 简化千兆位媒体独立接口（RGMII）
      2. 7.4.2  串行管理接口
        1. 7.4.2.1 扩展寄存器空间访问
        2. 7.4.2.2 写入地址操作
        3. 7.4.2.3 读取地址操作
        4. 7.4.2.4 写入（无后增量）操作
        5. 7.4.2.5 读取（无后增量）操作
        6. 7.4.2.6 写入（有后增量）操作
        7. 7.4.2.7 读取（有后增量）操作
        8. 7.4.2.8 示例写入操作（无后增量）
        9. 7.4.2.9 示例读取操作（无后增量）
      3. 7.4.3  100BASE-TX
        1. 7.4.3.1 100BASE-TX 变送器
          1. 7.4.3.1.1 代码组编码和注入
          2. 7.4.3.1.2 扰频器
          3. 7.4.3.1.3 NRZ 到 NRZI 编码器
          4. 7.4.3.1.4 二进制到 MLT-3 转换器
        2. 7.4.3.2 100BASE-TX 接收器
      4. 7.4.4  100BASE-FX
        1. 7.4.4.1 100BASE-FX 发送
        2. 7.4.4.2 100BASE-FX 接收
      5. 7.4.5  10BASE-Te
        1. 7.4.5.1 静噪
        2. 7.4.5.2 正常链路脉冲检测和生成
        3. 7.4.5.3 Jabber
        4. 7.4.5.4 工作链路链极性检测和校正
      6. 7.4.6  自动协商（速度/双工选择）
      7. 7.4.7  自动 MDIX 分辨率
      8. 7.4.8  环回模式
        1. 7.4.8.1 近端环回
        2. 7.4.8.2 MII 环回
        3. 7.4.8.3 PCS 环回
        4. 7.4.8.4 数字环回
        5. 7.4.8.5 模拟环回
        6. 7.4.8.6 远端（反向）环回
      9. 7.4.9  BIST 配置
      10. 7.4.10 电缆诊断
        1. 7.4.10.1 TDR
      11. 7.4.11 快速链路断开功能
    5. 7.5 编程
      1. 7.5.1 硬件自举配置
      2. 7.5.2 LED 配置
      3. 7.5.3 PHY 地址配置
  9. 8 寄存器映射
  10. 9 应用和实施
    1. 9.1 应用信息
    2. 9.2 典型应用
      1. 9.2.1 TPI 网络电路
        1. 9.2.1.1 设计要求
        2. 9.2.1.2 详细设计过程
        3. 9.2.1.3 应用曲线
      2. 9.2.2 光纤网络电路
        1. 9.2.2.1 设计要求
          1. 9.2.2.1.1 时钟要求
            1. 9.2.2.1.1.1 振荡器
            2. 9.2.2.1.1.2 晶体
        2. 9.2.2.2 详细设计过程
          1. 9.2.2.2.1 MII 布局指南
          2. 9.2.2.2.2 RMII 布局指南
          3. 9.2.2.2.3 RGMII 布局指南
          4. 9.2.2.2.4 MDI 布局指南
        3. 9.2.2.3 应用曲线
    3. 9.3 电源相关建议
      1. 9.3.1 电源特性
    4. 9.4 布局
      1. 9.4.1 布局指南
        1. 9.4.1.1 信号布线
        2. 9.4.1.2 返回路径
        3. 9.4.1.3 变压器布局
          1. 9.4.1.3.1 变压器推荐
        4. 9.4.1.4 金属浇注
        5. 9.4.1.5 PCB 层堆叠
      2. 9.4.2 布局示例
  11. 10器件和文档支持
    1. 10.1 文档支持
      1. 10.1.1 相关文档
    2. 10.2 接收文档更新通知
    3. 10.3 支持资源
    4. 10.4 商标
    5. 10.5 静电放电警告
    6. 10.6 术语表
  12. 11修订历史记录
  13. 12机械、封装和可订购信息

7.4.3.2 100BASE-TX 接收器

100BASE-TX 接收器由多个功能模块共同组成，这些功能模块会将扰频 MLT-3 125Mbps 串行数据流转换为向 MII 提供的同步 4 位半字节数据。

接收部分包含以下功能模块：

  1. 输入与 BLW 补偿
  2. 信号检测
  3. 数字自适应均衡
  4. MLT-3 转二进制解码器
  5. 时钟恢复模块
  6. NRZI 转 NRZ 解码器
  7. 串行转并行
  8. 解扰器
  9. 代码组对齐
  10. 4B/5B 解码器
  11. 链路完整性监视器
  12. 不良 SSD 检测