ZHCSFD6H July   2016  – July 2026 DP83822H , DP83822HF , DP83822I , DP83822IF

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 器件比较表
  6. 5 引脚配置和功能
  7. 6 规格
    1. 6.1  绝对最大额定值
    2. 6.2  ESD 等级
    3. 6.3  建议运行条件
    4. 6.4  热性能信息
    5. 6.5  电气特性
    6. 6.6  时序要求，上电时序
    7. 6.7  时序要求、在 XI 时钟不稳定时加电
    8. 6.8  时序要求、复位时序
    9. 6.9  时序要求、串行管理时序
    10. 6.10 时序要求、100Mbps MII 发送时序
    11. 6.11 时序要求、100Mbps MII 接收时序
    12. 6.12 时序要求、10Mbps MII 发送时序
    13. 6.13 时序要求、10Mbps MII 接收时序
    14. 6.14 时序需求、RMII 发送时序
    15. 6.15 时序需求、RMII 接收时序
    16. 6.16 时序要求，RGMII
    17. 6.17 正常链路脉冲时序
    18. 6.18 自动协商快速链路脉冲 (FLP) 时序
    19. 6.19 10BASE-Te Jabber 时序
    20. 6.20 100BASE-TX 发声延时时序
    21. 6.21 100BASE-TX 接收延时时序
    22. 6.22 时序图
    23. 6.23 典型特性
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 节能以太网
        1. 7.3.1.1 EEE 概述
        2. 7.3.1.2 EEE 协商
      2. 7.3.2 局域网唤醒数据包检测
        1. 7.3.2.1 魔术包结构
        2. 7.3.2.2 魔术包示例
        3. 7.3.2.3 局域网唤醒配置和状态
      3. 7.3.3 IEEE 1588 时间戳的帧起始监测
      4. 7.3.4 时钟输出
    4. 7.4 器件功能模式
      1. 7.4.1  MAC 接口
        1. 7.4.1.1 媒体独立接口 (MII)
        2. 7.4.1.2 简化媒体独立接口 (RMII)
        3. 7.4.1.3 RMII 中继器模式
        4. 7.4.1.4 简化千兆位媒体独立接口（RGMII）
      2. 7.4.2  串行管理接口
        1. 7.4.2.1 扩展寄存器空间访问
        2. 7.4.2.2 写入地址操作
        3. 7.4.2.3 读取地址操作
        4. 7.4.2.4 写入（无后增量）操作
        5. 7.4.2.5 读取（无后增量）操作
        6. 7.4.2.6 写入（有后增量）操作
        7. 7.4.2.7 读取（有后增量）操作
        8. 7.4.2.8 示例写入操作（无后增量）
        9. 7.4.2.9 示例读取操作（无后增量）
      3. 7.4.3  100BASE-TX
        1. 7.4.3.1 100BASE-TX 变送器
          1. 7.4.3.1.1 代码组编码和注入
          2. 7.4.3.1.2 扰频器
          3. 7.4.3.1.3 NRZ 到 NRZI 编码器
          4. 7.4.3.1.4 二进制到 MLT-3 转换器
        2. 7.4.3.2 100BASE-TX 接收器
      4. 7.4.4  100BASE-FX
        1. 7.4.4.1 100BASE-FX 发送
        2. 7.4.4.2 100BASE-FX 接收
      5. 7.4.5  10BASE-Te
        1. 7.4.5.1 静噪
        2. 7.4.5.2 正常链路脉冲检测和生成
        3. 7.4.5.3 Jabber
        4. 7.4.5.4 工作链路链极性检测和校正
      6. 7.4.6  自动协商（速度/双工选择）
      7. 7.4.7  自动 MDIX 分辨率
      8. 7.4.8  环回模式
        1. 7.4.8.1 近端环回
        2. 7.4.8.2 MII 环回
        3. 7.4.8.3 PCS 环回
        4. 7.4.8.4 数字环回
        5. 7.4.8.5 模拟环回
        6. 7.4.8.6 远端（反向）环回
      9. 7.4.9  BIST 配置
      10. 7.4.10 电缆诊断
        1. 7.4.10.1 TDR
      11. 7.4.11 快速链路断开功能
    5. 7.5 编程
      1. 7.5.1 硬件自举配置
      2. 7.5.2 LED 配置
      3. 7.5.3 PHY 地址配置
  9. 8 寄存器映射
  10. 9 应用和实施
    1. 9.1 应用信息
    2. 9.2 典型应用
      1. 9.2.1 TPI 网络电路
        1. 9.2.1.1 设计要求
        2. 9.2.1.2 详细设计过程
        3. 9.2.1.3 应用曲线
      2. 9.2.2 光纤网络电路
        1. 9.2.2.1 设计要求
          1. 9.2.2.1.1 时钟要求
            1. 9.2.2.1.1.1 振荡器
            2. 9.2.2.1.1.2 晶体
        2. 9.2.2.2 详细设计过程
          1. 9.2.2.2.1 MII 布局指南
          2. 9.2.2.2.2 RMII 布局指南
          3. 9.2.2.2.3 RGMII 布局指南
          4. 9.2.2.2.4 MDI 布局指南
        3. 9.2.2.3 应用曲线
    3. 9.3 电源相关建议
      1. 9.3.1 电源特性
    4. 9.4 布局
      1. 9.4.1 布局指南
        1. 9.4.1.1 信号布线
        2. 9.4.1.2 返回路径
        3. 9.4.1.3 变压器布局
          1. 9.4.1.3.1 变压器推荐
        4. 9.4.1.4 金属浇注
        5. 9.4.1.5 PCB 层堆叠
      2. 9.4.2 布局示例
  11. 10器件和文档支持
    1. 10.1 文档支持
      1. 10.1.1 相关文档
    2. 10.2 接收文档更新通知
    3. 10.3 支持资源
    4. 10.4 商标
    5. 10.5 静电放电警告
    6. 10.6 术语表
  12. 11修订历史记录
  13. 12机械、封装和可订购信息

7.5.1 硬件自举配置

DP83822 使用接收路径功能引脚作为自举选项，以便将器件置于特定的运行模式。上电或硬件复位时会通过 PHY 复位控制寄存器（PHYRCR，地址 0x001F）中的 RESET_N 引脚或位 [15] 对这些引脚的值进行采样。

DP83822 自举引脚为 4 级引脚，下面将对其进行更详细的描述。

注：

由于自举引脚可能在复位取消后具有替代功能，因此不得将这些引脚直接连接到 VCC 或 GND。为确保正常运行，需要使用上拉和下拉电阻器。

引脚：COL、LED_0、CRS 和 RX_ER 具有内部上拉电阻器。所有其他具有自举配置的引脚都具有内部下拉电阻器。要考虑内部上拉和下拉之间的差异，请参考下方表 7-8 和表 7-9 了解正确实现方式。

当将该引脚与 LED 和限流电阻器结合使用时，LED_0 和 LED_1 需要并联上拉或下拉电阻器。

可通过 4 电平自举或串行管理接口来完成器件配置。必须使用具有建议值的上拉电阻器和下拉电阻器来设置自举引脚输入和电源的电压比，从而选择一种可能的模式。

DP83822HF DP83822IF DP83822H DP83822I 自举电路图 7-12 自举电路
表 7-8 建议的 4 电平自举电阻比(1)
模式 理想 RH (kΩ) 理想 RL (kΩ)
下拉引脚 (9kΩ)
1（默认值） 断开 断开
2 10 2.49
3 5.76 2.49
4 2.49 断开
上拉引脚 (50kΩ)
1 断开 1.96
2 13 1.96
3 6.2 1.96
4（默认值） 断开 断开
(1) 建议使用容差为 1% 的自举电阻器。
表 7-9 4 电平自举电压比(1)
目标电压 模式 1 模式 2 模式 3 模式 4
Vmax (V) 0.098 x VDDIO 0.181 x VDDIO 0.277 x VDDIO VDDIO
Vtyp (V) 0 0.165 x VDDIO 0.252 x VDDIO VDDIO
Vmin (V) 0 0.148 x VDDIO 0.227 x VDDIO 0.694 x VDDIO
(1) 由生产测试、特性或设计指定。

表 7-10 介绍了 DP83822 配置自举：

表 7-10 4 电平自举引脚
引脚名称 引脚编号 默认值 自举功能 说明
COL 29 [01] 模式 FX_EN PHY_AD0 FX_EN：
设置为“1”时启用 100BASE-FX
PHY_AD0：
PHY 地址位 [0]
1 0 0
2 1 0
3 1 1
4（默认值） 0 1
RX_D0 30 [10] 模式 AN_1 PHY_AD1 AN_1：
请参阅下方表 7-11
PHY_AD1：
PHY 地址位 [1]
1（默认值） 1 0
2 0 0
3 0 1
4 1 1
RX_D1 31 [00] 模式 EEE_EN PHY_AD2 EEE_EN：
设置为“1”时启用 EEE 运行
PHY_AD2：
PHY 地址位 [2]
1（默认值） 0 0
2 1 0
3 1 1
4 0 1
RX_D2 32 [00] 模式 FLD_EN PHY_AD3 FLD_EN：
设置为“1”时启用快速链路丢弃。启用能量检测、低 SNR 阈值和 RX_ER。
PHY_AD3：
PHY 地址位 [3]
1（默认值） 0 0
2 1 0
3 1 1
4 0 1
RX_D3 1 [10] 模式 AN_EN PHY_AD4 AN_EN：
请参阅下方表 7-11
PHY_AD4：
PHY 地址位 [4]
1（默认值） 1 0
2 0 0
3 0 1
4 1 1
LED_0 17 [X1] 模式 RESERVED AN_0 AN_0：
请参阅下方表 7-11
1 X 0
2 X 请勿使用(1)
3 X 请勿使用(1)
4（默认值） X 1
LED_1 24 [1X] 模式 RESERVED 未添加功能。
请勿使用模式 2 和 3
1（默认值） 0
2 请勿使用(1)
3 请勿使用(1)
4 1
CRS 27 [01] 模式 LED_SPEED LED_CFG LED_CFG：
请参阅下方
LED_SPEED：
请参阅下方表 7-12
1 0 0
2 1 0
3 1 1
4（默认值） 0 1
RX_ER 28 [01] 模式 RGMII_EN AMDIX_EN
(SD_EN)		 AMDIX_EN：
设置为“1”时启用自动 MDIX
RGMII_EN：
请参阅下方表 7-13
SD_EN：
当设置为“1”时，在 LED_1 上启用 100BASE-FX 信号检测。必须启用 FX_EN 自举才能使 SD_EN 自举正常工作。信号检测为高电平有效，但可以使用光纤通用配置寄存器（FIBER GENCFG，地址 0x0465）更改极性。
1 0 0
2 1 0
3 1 1
4（默认值） 0 1
RX_DV 26 [00] 模式 XI_50 RMII_EN XI_50：
请参阅下方表 7-13
RMII_EN：
请参阅下方表 7-13
1（默认值） 0 0
2 1 0
3 0 1
4 1 1
(1) 使 PHY 进入测试模式。不能在正常工作模式下使用。
表 7-11 运行模式
FX_EN AN_EN AN_1 AN_0 说明
强制模式
0 0 0 0 10BASE-Te，半双工
0 0 0 1 10BASE-Te，全双工
0 0 1 0 100BASE-TX，半双工
0 0 1 1 100BASE-TX，全双工
通告模式
0 1 0 0 10BASE-Te，半双工
0 1 0 1 10BASE-Te，半/全双工
0 1 1 0 10BASE-Te，半双工
100BASE-TX，半双工
0 1 1 1 10BASE-Te，半/全双工
100BASE-TX，半/全双工
光纤模式
1 X X 0 100BASE-FX，半双工
1 X X 1 100BASE-FX，全双工
表 7-12 LED 配置
CRS 自举模式 LED_SPEED LED_CFG[0] LED_0 LED_1
1 0 0 亮起表示链路良好
闪烁表示正在执行 TX/RX 活动		 LED_1 处于三态
2 1 0 亮起表示链路良好
闪烁表示正在执行 TX/RX 活动		 亮起表示速度为 100Mbps
熄灭表示速度为 10Mbps
3 1 1 亮起表示链路良好
熄灭表示无链路		 亮起表示速度为 100Mbps
熄灭表示速度为 10Mbps
4 0 1 亮起表示链路良好
熄灭表示无链路		 LED_1 处于三态
表 7-13 MAC 接口配置
RGMII_EN RMII_EN XI_50 说明
0 0 0 MII，25MHz 基准时钟
0 0 1 保留
0 1 0 RMII 主模式，25MHz 基准时钟
0 1 1 RMII 从模式，50MHz 基准时钟
1 X 0 RGMII，25MHz 基准时钟
1 X 1 保留