ZHCSB94D July   2013  – September 2025 SN65HVD888

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级：JEDEC 规格
    3. 5.3 ESD 等级：IEC 规格
    4. 5.4 建议运行条件
    5. 5.5 热性能信息
    6. 5.6 电气特性
    7. 5.7 功率耗散特性
    8. 5.8 开关特性
    9. 5.9 典型特性
  7. 6 参数测量信息
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 低功耗待机模式
      2. 7.3.2 总线极性校正
    4. 7.4 器件功能模式
  9. 8 应用和实施
    1. 8.1 应用信息
      1. 8.1.1 器件配置
      2. 8.1.2 总线设计
      3. 8.1.3 电缆长度与数据速率
      4. 8.1.4 桩线长度
      5. 8.1.5 3 至 5V 接口
      6. 8.1.6 噪声抗扰度
      7. 8.1.7 瞬态保护
    2. 8.2 典型应用
      1. 8.2.1 设计要求
      2. 8.2.2 详细设计过程
      3. 8.2.3 应用曲线
    3. 8.3 电源相关建议
    4. 8.4 布局
      1. 8.4.1 布局指南
        1. 8.4.1.1 瞬态保护的设计和布局注意事项
      2. 8.4.2 布局示例
  10. 9 器件和文档支持
    1. 9.1 器件支持
      1. 9.1.1 第三方产品免责声明
    2. 9.2 接收文档更新通知
    3. 9.3 支持资源
    4. 9.4 商标
    5. 9.5 静电放电警告
    6. 9.6 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息

7.4 器件功能模式

表 7-1 驱动器引脚功能
输入ENABLE输出说明
DDEAB
正常模式
HHHL有效驱动总线高电平
LHLH有效驱动总线低电平
XLZZ驱动器被禁用
X断开ZZ默认情况下，驱动器被禁用
断开HHL有效驱动总线高电平
极性校正模式(1)
HHLH有效驱动总线低电平
LHHL有效驱动总线高电平
XLZZ驱动器被禁用
X断开ZZ默认情况下，驱动器被禁用
断开HLH有效驱动总线低电平
(1) 当VID < VIT– 且 t > tFS 且 DE =低电平时，将进入极性校正模式。当 RE 从低电平变为高电平时，此状态将锁存。
表 7-2 接收器引脚功能
差分输入ENABLE输出说明
VID = VA – VBRER
正常模式
VIT+ < VIDLH接收有效总线高电平
VIT– < VID < VIT+L?待定总线状态
VID < VIT–LL接收有效总线低电平
XHZ接收器被禁用
X断开Z接收器被禁用
开路、短路和空闲总线L?待定总线状态
极性校正模式(1)
VIT+ < VIDLL接收有效总线低电平
VIT– < VID < VIT+L?待定总线状态
VID < VIT–LH接收极性校正的总线高电平
XHZ接收器被禁用
X断开Z接收器被禁用
开路、短路和空闲总线L?待定总线状态
(1) 当VID < VIT– 且 t > tFS 且 DE =低电平时，将进入极性校正模式。当 RE 从低电平变为高电平时，此状态将锁存。
SN65HVD888 等效输入和输出原理图图 7-3 等效输入和输出原理图