ZHCAG32 December 2025 LM65625-Q1

2 PDLC 电路实现方案

本应用中输出电压在 60Hz 频率下于 1.6V 至 57V 之间变化。LM65625 的主要特性之一是具有 35ns（典型值）的最短导通时间，这使得在输出电压较低时仍能通过高开关频率实现低占空比转换。本设计选择 400KHz 作为工作开关频率，因为 400KHz 既能保持较小的电路尺寸，又可维持稳定的 PWM 控制而无需折返降低开关频率。LM65625 以 400KHz 工作时，能在 V_{OUT_PK} 和 V_{OUT_TROUGH} 阶段有效实现本应用所需的高和低占空比降压。

LM65625 采用峰值电流控制方案。由于输出电压是在 1.6V 与 57V 之间交替的正弦波形，其有效 (RMS) 输出电压为 V_{OUT_PK} / Sqrt(2) = 40V。确定输出元件尺寸时考虑了 RMS 输出电压。这避免了因过度设计交流输出电压高和低增益摆幅而增加设计复杂度。但需注意，电容器额定电压必须满足交流 V_{OUT_PK} 要求。本例选择了额定电压为 100V 的电容器。两个降压转换器的电路必须完全相同。与直觉相反，电路设计不需要遵循 V_{OUT_PK} 的方程式 1，否则可能导致本应用的电感器过大。相反，由于电压以正弦方式振荡，可以使用 RMS 电压。针对本应用的测试表明，在 400KHz 开关频率下，当任意降压转换器在 60Hz 正弦周期内出现＞50% 占空比时，均未出现次谐波振荡问题。在更高的频率下，V_{OUT_TROUGH} 所需的低占空比可能受到最小导通时间限制。要解决此问题，可在保持 V_{PDLC_pk} 幅度不变的前提下，将 V_{OUT_TROUGH} 和 V_{OUT_pk} 提升相同的幅度。

方程式 1.

L_{M I N} \geq 0.47 ∙ \frac{V_{O U T_r m s}}{F_{S W}}

我们实施了一种新方案，使用 LM65625 DC/DC 转换器为 PDLC 生成交流输出电压。两个降压转换器采用桥接配置来为 PDLC 供电。每个转换器的反馈网络分别输入相位差 180° 的 60Hz 正弦波。这样，显示屏两端就会产生 ±57V 峰值交流正弦波，提供约 40Vrms 及 2A 电流。使用了两个 LM65625 降压 IC 来分别满足 80W PDLC 的源电流与灌电流需求。本例中的正弦波由函数发生器生成，但可以使用任何 DAC 正弦波发生器（例如 TMS320F28027 微控制器中的发生器）生成 60Hz 正弦波。

图 2-1 所示为使用 LM65625-Q1 的简化 PLDC 应用。

图 2-1 应用原理图

我们选择了 47μH (XGL6060) 电感器，可在不影响电路尺寸的情况下实现稳定可靠的设计。对于 C_OUT，需要 22μF 的有效输出电容。我们使用以下公式选择了 2 个 10μF + 2.2μF MLCC 输出电容器。I 设为 0.8A（满负载的 30%），并在适用时再次使用 VOUT 的 rms 值。

方程式 2.

V_{R} ≅ \frac{∆ I}{{8 ∙ F}_{S W} ∙ C_{O U T}}

方程式 3.

∆ I ≅ \frac{(V_{I N} - V_{O U T_r m s}) ∙ V_{O U T_r m s}}{{V_{I N} ∙ F}_{S W} ∙ L}

图 2-2 反馈电路

交流输出波形来自施加在 FB 电压上的交流电压。图 5 展示了电流如何流经反馈分压器系统，为系统生成 V_{OUT_TROUGH} 和 V_{OUT_pk}。随着交流信号减小，流经交流电阻器的电流增大，有效 VOUT 减小。降压稳压器实质上起着放大器的作用，将小信号转换为交流电压源。以下是用于设置反馈电阻器电路参数值的一系列公式。V_{PDLC_pk} 是根据规格为特定应用设置的系统参数。通常选择 100kΩ 作为 R_FBT 的可靠阻值。LM65625 的 V_REF 为 0.8V，但该值可能因降压转换器不同而异。

方程式 4.

V_{P D L C_p k} = V_{O U T_p k} - V_{O U T_t r o u g h}

方程式 5.

R_{F B B} = R_{F B T} ∙ \frac{V_{R E F}}{V_{O U T_t r o u g h} - V_{R E F}}

方程式 6.

{R_{E Q} = R}_{F B B} | {| R}_{F B B_A C}

方程式 7.

R_{E Q} = R_{F B T} ∙ \frac{V_{R E F}}{V_{O U T_p k} - V_{R E F}}

方程式 8.

R_{F B B_A C} = \frac{V_{F B B} ∙ R_{E Q}}{V_{F B B} - R_{E Q}}

下图展示了降压转换器的输出电压波形与电感器电流波形。该设计可提供稳定的 60Hz 输出电压。SIMPLIS 等仿真软件对于提供快速结果和快速检查设计是否稳定非常有用。

图 2-3 仿真结果

该应用电路也已通过实验室实测验证。我们配置了两个 LM65645EVM 和一个函数发生器来对该设计进行了测试。图 2-4 表明此类拓扑能够产生 PLDC 所需的 60Hz 电压。

图 2-4 实验室结果