ZHCAFY6 November   2025 AM62A3 , AM62A7 , AM67A , TDA4VM

 

  1.   1
  2.   摘要
  3.   商标
  4. 1简介
  5. 2C7xMMA 高速缓存结构
  6. 3为编译的 TIDL 模型进行 DDR 读取/写入分析建模
  7. 4模型优化
    1. 4.1 简单结构模型
    2. 4.2 复杂结构
      1. 4.2.1 残留结构
      2. 4.2.2 并行分支合并
  8. 5总结
  9. 6参考资料

4.1 简单结构模型

简单模型具有线性、非分支结构。下面所示的 EfficientNet 的初始部分是完全按顺序排列的。在这里，确保每个层的输出适合 L3 就足够了。TIDL 可以自动配置层以使用 L3 运行，从而避免 DDR 交互。当中间特征映射超过 L3 的大小时，仍需要 DDR 交互。

具有顺序层排序的简单模型图 4-1 具有顺序层排序的简单模型