ZHCAF33 March   2025 AM62L

 

  1.   1
  2.   摘要
  3.   商标
  4. 1引言
  5. 2处理器内核和计算基准测试
    1. 2.1 Dhrystone
    2. 2.2 Whetstone
    3. 2.3 Linpack
    4. 2.4 NBench
    5. 2.5 CoreMark-Pro
    6. 2.6 快速傅里叶变换
    7. 2.7 加密基准测试
  6. 3存储器系统基准测试
    1. 3.1 存储器带宽和延迟
      1. 3.1.1 LMBench
      2. 3.1.2 STREAM
    2. 3.2 临界存储器访问延迟
    3. 3.3 UDMA：DDR 至 DDR 数据复制
  7. 4总结
  8. 5参考资料

3.3 UDMA：DDR 至 DDR 数据复制

本节提供了使用正常容量 (NC) UDMA 通道进行 DDR 至 DDR 块复制的测试结果和观察结论。表 3-5 详述了此操作。

表 3-5 UDMA 通道类别
说明
正常容量 (NC)提供了基本数量的描述符和 TR 预取以及 Tx/Rx 控制和数据缓冲。非常适用于与片上存储器和 DDR 通信的大多数外设传输。缓冲区大小为 192B 时，此 FIFO 深度允许每个传输周期进行 3 次数据突发为 64B 的读取事务。

以下测量结果是通过使用 DDR 的 A53 上的裸机芯片验证测试收集的。传输描述符和环位于 DDR 中。测试在以下条件下完成：0.75V VDD_CORE、1.25Hz A53 内核和 1600MT/s LPDDR4。传输尺寸范围为 1KiB 至 512KiB。

NC UDMA 通道在缓冲区大小高达 512KiB 时的传输容量和延迟如 表 3-6 所示。

表 3-6 UDMA：DDR 至 DDR 块复制
缓冲区大小 (KiB)NC 通道带宽 (MiB/s)NC 通道延迟 (μs)

1

204.73

4.77

2

283.47

6.89

4

349.40

11.18

8

387.91

20.14

16

420.48

37.16

32

436.33

71.62

64

444.49

140.61

128

448.77

278.54

256

450.82

554.54

512

452.10

1105.96