ZHCAEL7B July   2022  – December 2024 AM623 , AM625

 

  1.   摘要
  2.   2
  3.   商标
  4. 1引言
  5. 2处理器内核基准测试
    1. 2.1 Dhrystone
    2. 2.2 CoreMark®-Pro
    3. 2.3 快速傅里叶变换
    4. 2.4 加密基准测试
  6. 3计算和存储系统基准测试
    1. 3.1 存储器带宽和延迟
      1. 3.1.1 LMBench
      2. 3.1.2 STREAM
    2. 3.2 临界存储器访问延迟
    3. 3.3 UDMA：DDR 至 DDR 数据复制
  7. 4图形处理单元基准测试
    1. 4.1 Glmark2 和 Kanzi
    2. 4.2 GFXBench5
  8. 5总结
  9. 6参考资料
  10. 7修订历史记录

3.2 临界存储器访问延迟

本节提供从 AM62x 中的处理器到系统中的各种存储器目标的往返读取延迟测量。测量是使用裸机芯片验证测试在 AM62x 平台上进行的。测试在 A53、M4F 和 R5F 处理器上执行，并使用 LPDDR4。每个测试包括一个由 8192 次迭代组成的循环，可读取总计 32KiB 的数据。每次访问的周期数被计数并除以相应的处理器时钟频率以获得延迟时间。表 3-4 展示了平均延迟结果。

表 3-4 A53、R5F WKUP 和 M4F MCU 的临界存储器访问延迟
存储器Arm-Cortex-A53
（平均 ns）		Arm-Cortex-R5F WKUP
（平均 ns）

Arm-Cortex-M4F MCU（平均 ns）

LPDDR4

219

228

350

OCSRAM MAIN

127

70

170

R5F WKUP TCM104

2.5

180

M4F MCU TCM

263

233

10

测试在以下条件下完成：0.75V VDD_CORE、1.25Hz A53 内核、400MHz R5F 内核、400MHz M4F 内核和 1600MT/s LPDDR4。紧耦合存储器，即 TCM，是直接与 ARM Cortex 内核相连的 RAM。ARM 架构提供本地内部低延迟路径，还允许通过 SoC 总线基础设施对外部存储器进行访问。