ZHCAEL7B July   2022  – December 2024 AM623 , AM625

 

  1.   摘要
  2.   2
  3.   商标
  4. 1引言
  5. 2处理器内核基准测试
    1. 2.1 Dhrystone
    2. 2.2 CoreMark®-Pro
    3. 2.3 快速傅里叶变换
    4. 2.4 加密基准测试
  6. 3计算和存储系统基准测试
    1. 3.1 存储器带宽和延迟
      1. 3.1.1 LMBench
      2. 3.1.2 STREAM
    2. 3.2 临界存储器访问延迟
    3. 3.3 UDMA：DDR 至 DDR 数据复制
  7. 4图形处理单元基准测试
    1. 4.1 Glmark2 和 Kanzi
    2. 4.2 GFXBench5
  8. 5总结
  9. 6参考资料
  10. 7修订历史记录

3.3 UDMA：DDR 至 DDR 数据复制

本节提供了使用正常容量 (NC) UDMA 通道进行 DDR 至 DDR 块复制的测试结果和观察结论。有关详细信息，请参阅表 3-5。

表 3-5 UDMA 通道类别
说明
正常容量 (NC)提供了基本数量的描述符和 TR 预取以及 Tx/Rx 控制和数据缓冲。非常适用于与片上存储器和 DDR 通信的大多数外设传输。缓冲区大小为 192B 时，此 FIFO 深度允许每个传输周期进行 3 次数据突发为 64B 的读取事务。

以下测量结果是通过使用 DDR 的 A53 上的裸机芯片验证测试收集的。传输描述符和环位于 DDR 中。测试在以下条件下完成：0.75V VDD_CORE、1.25Hz A53 内核和 1600MT/s LPDDR4。传输尺寸范围为 1KiB 至 512KiB。

表 3-6 UDMA：DDR 至 DDR 块复制
缓冲区大小 (KiB)NC 通道带宽 (MiB/s)NC 通道延迟 (μs)
1

77.02

12.68

2

143.61

13.60

4

207.45

18.83

8302.46

25.83

16360.36

43.36

32413.03

75.66

64444.93

140.47

128461.85

270.65

256470.79

531.02

512475.26

1052.05

NC UDMA 通道在缓冲区大小高达 512KiB 时的传输容量和延迟如表 3-6 所示。