ZHCADU4A February   2024  – August 2025 MSPM0G1106 , MSPM0G1107 , MSPM0G1505 , MSPM0G1506 , MSPM0G1507 , MSPM0G1518 , MSPM0G1519 , MSPM0G3106 , MSPM0G3106-Q1 , MSPM0G3107 , MSPM0G3107-Q1 , MSPM0G3505 , MSPM0G3505-Q1 , MSPM0G3506 , MSPM0G3506-Q1 , MSPM0G3507 , MSPM0G3507-Q1 , MSPM0G3518 , MSPM0G3518-Q1 , MSPM0G3519 , MSPM0G3519-Q1

 

  1.   1
  2. 1说明
  3. 2所需外设
  4. 3设计步骤
  5. 4设计注意事项
  6. 5软件流程图
  7. 6应用代码
  8. 7其他资源
  9. 8E2E
  10. 9修订历史记录
  11.   商标

1 说明

该子系统演示了如何使用 MSPM0G 系列器件中的内部 ADC 和数学加速器 (MATHACL) 模块来实施简单的模拟信号流 FIR 滤波器。在该配置中，可以根据所需的滤波器阶数和系数来滤除模拟信号上的噪声，而无需等待软件浮点计算。

FIR 滤波器功能方框图图 1-1 FIR 滤波器功能方框图