图 1-1 展示了如 C2000 器件中使用的 HWBIST 方框图。橙色和粉红色部分展示了用于测试的逻辑。在系统使用中，这个逻辑是系统代码的处理引擎。数据按照执行系统代码的指示流经锁存器。

然而，这些相同的锁存器包括扫描访问，以便在测试该逻辑期间，高速测试流可以验证电路中门的操作。在这里讨论的情况下，逻辑中有许多并行扫描路径，以便可以并行测试逻辑的各重要部分。在这种测试模式下，逻辑的运行方式与处理器在运行代码时不同。

图形发生器为这些并行扫描路径提供种子，以提供在逻辑上验证目标门的操作所需的活动。这些种子是计算机生成的，并且使用标准 ATPG 工具验证覆盖率。这些种子经过优化，可在极少的周期内满足特定故障等级目标。这些优化器的供应商对这种优化感到非常自豪。

捕获和 MISR 部分跨所有并行链获取扫描操作的结果。扫描模式通过路径的步进交互与连接到锁存器的电路中的其他逻辑门交互。优化软件将故障注入到门中，如果 MISR 没有识别出故障，则需要额外的种子来验证出现故障的门。优化器将获得一个覆盖率目标，并将继续生成种子，直到满足此指标。达到 60% 的覆盖率相对简单；达到 95% 需要明显更多的种子，而达到 99% 则需要比 95% 明显更多的种子。

扫描操作的计时由 SYSCLK 驱动。BIST 控制器管理数据在扫描流程中如何移位和计时。BIST 控制器还管理 MISR 的种子和比较值的加载。在器件制造测试流程中，BIST 控制器和时钟源是使用 JTAG 等器件测试端口建立的。

这是对该测试方法的非常简化的描述。网络上提供了许多关于基于扫描的测试的详细学术文章。