5 제안된 캐스케이드 방식의 이상적인 다이오드 구성

그림 6에서 볼 수 있는 것처럼 제안된 솔루션은 MOSFET Q1 및 Q2가 직렬 구성으로 연결된 2개의 이상적인 다이오드 컨트롤러를 사용합니다. 각 컨트롤러의 클램핑 회로는 CATHODE와 ANODE 사이의 차이를 75V 미만으로 유지할 뿐만 아니라 오류 이벤트 중에 Q1과 Q2 사이에 동일한 전압을 공유하기 위한 등화 네트워크 역할도 합니다. 두 가지 일반적인 오류 상황에서 회로가 어떻게 작동하는지 살펴보겠습니다.

케이스 1: 가동 시 출력(VOUT)이 54V에서 전원을 공급받고 입력 VIN은 0V에서 전원을 공급받으면 중간 지점 전압 VMID는 0V로 유지됩니다. 두 번째 LM74700D-Q1 컨트롤러는 VOUT > VMID의 역전류 차단 상태로 인해 GATE2 셧다운을 유지하고 Q2가 54V를 차단합니다. 이 경우 사용자는 VIN에서 54V의 역전압을 인가하며, 첫 번째 LM74700D-Q1 컨트롤러는 ANODE < 0V의 역방향 극성 상태로 인해 GATE1을 꺼짐 상태로 유지하고 Q1이 54V를 차단합니다.

케이스 2: 이 경우에는 VIN이 오류 상태(예: –54V에서)에서 가동되고 시스템에 VOUT = 54V로 전원이 공급됩니다. 중간 지점 전압 VMID는 첫 번째 LM74700D-Q1 컨트롤러가 GATE1을 꺼짐 상태로 유지하여 VMID에서 역전압을 차단하므로 0V로 유지됩니다. 마찬가지로, 두 번째 LM74700D-Q1 컨트롤러는 역전류 차단 상태로 인해 GATE2 셧다운을 유지합니다. MOSFET Q1과 Q2는 모두 54V의 전압 응력을 받습니다. MOSFET의 전압이 오류 조건에서 60V 미만이기 때문에, 이 솔루션은 고객이 여러 벤더로부터 쉽게 공급받을 수 있는 기존 60V 정격의 FET를 선택할 수 있는 유연성을 제공합니다.

그림 6에서 볼 수 있듯이 이 솔루션은 또한 접지 경로에 과도 클램핑 네트워크(DC, Q3, RB 및 DB)를 통합하여 LM74700D-Q1의 최대 정격 절대값을 초과하는 스위칭 과도 전압을 처리합니다. 정상 작동 시 장치 접지와 시스템 접지 사이의 전위 차이는 Q3의 VBE에 불과하지만, VIN이 다이오드 DC의 항복 전압(VBR-DC)을 초과할 때마다 트랜지스터 Q3이 전압을 떨어뜨리고 장치 접지 전위를 높입니다. 이를 통해 DC의 항복 전압에 가깝게 LM74700D-Q1의 ANODE-GND 전압 차이를 제한하여 확장 가능한 과도 처리 솔루션을 유용하게 사용할 수 있습니다. 다이오드 DB의 목적은 입력 전원 역방향 상태에서 역전류 경로를 차단하는 것입니다.