KOKP023A May   2024  – April 2026 TPS53689T

 

  1.   1
  2.   개요
  3. 소개
  4. 컨버터 과도 응답
  5. 자기학
  6. TLVR 토폴로지 작동 원칙
    1. 4.1 정상 상태 작동
    2. 4.2 부하 과도 스텝업
    3. 4.3 부하 과도 스텝다운
    4. 4.4 LC 인덕터 선택
    5. 4.5 정상 상태 리플
  7. 전력 손실 및 효율성
  8. 위상 곱셈
  9. PCB 레이아웃
  10. TLVR에 최적화된 구성 요소
  11. 병렬 설계 예시
  12. 10요약
  13. 11추가 리소스

LC 인덕터 선택

LC는 일반적인 DC/DC 설계의 다른 인덕터에 비해 고유한 요구 사항이 있습니다. LC의 인덕턴스는 전류 리플과 과도 응답 이점 간의 절충안입니다. 일반적으로 균형 잡힌 절충안으로 LC = LM부터 시작합니다. LM의 0.8 ~ 1.5 배 값은 개별 설계에서 일반적입니다. 낮은 값은 전원 모듈과 같은 고집적 설계에서 더 일반적일 수 있습니다.

정상 상태에서 LC는 고주파에서 스위칭하기 때문에 DC 전류가 없습니다(펄스 오버랩이 없는 경우 최소 NTOTAL × fSW). 이 장치의 전류 리플은 방정식 21에 설명된 정상 상태에서 RMS 전류를 지배합니다. 높은 fSW로 인해 페라이트 코어와 같은 낮은 코어 손실 물질을 고려하십시오. 과도 응답을 더욱 개선하기 위한 또 다른 옵션은 소프트 포화 코어일 수 있습니다.

방정식 21. I r m s ( L c ) Δ I L c 12

그러나 LC방정식 22에 나와 있는 것처럼 과도 이벤트 중에 대량의 전류를 계속 제작할 수 있습니다. 여기서 tRESP그림 15그림 16에 강조 표시된 대로 컨트롤러의 응답 시간입니다. 따라서 각 위상에 사용되는 커플 인덕터와 유사하게 높은 포화 전류로 LC의 크기를 조정합니다.

방정식 22. I S A T ( L c ) t R E S P   ×   N O N s t e p   ×   V I N - N T O T A L   ×   V O U T L c

큰 전류를 구축한 후 LC 전류는 방정식 23에 설명된 대로 LC 및 LC 루프의 저항에 의해 형성되는 비교적 높은 시간 상수 τLC 로 자연적으로 0으로 감쇠됩니다. 고주파 반복 과도 현상 동안 ILC가 완전히 안정화되지 않을 수 있지만, 부하 스텝업 및 스텝다운이 ILC를 서로 다른 방향으로 밀기 때문에 포화되지는 않습니다. 그림 17그림 18에서는 이 동작의 시뮬레이션을 보여줍니다.

방정식 23. τ L c = L C R D C R , L c + N t o t a l   ×   R D C R , s e c o n d a r y + R r o u t i n g
 저주파 과도 이벤트.
fSW < 1kHz
그림 17 저주파 과도 이벤트.
 고주파 과도 이벤트.
fSW = 65kHz
그림 18 고주파 과도 이벤트.

LC, ΔVLC의 전압은 부하 단계 응답 시 입력 전압 VIN을 초과할 수 있습니다. 컨트롤러가 부하 단계에 따라 NON 위상을 켠다고 가정하고 방정식 24는 ΔVLC를 계산합니다.

방정식 24. Δ V L C m a x = N O N s t e p   ×   V I N - N T O T A L   ×   V O U T

고전압이 장시간 동안 유지되지 않기 때문에 연면은 일반적으로 문제가 되지 않습니다. 그러나 경우에 따라 애플리케이션 안전과 부품 신뢰성을 위해 LC의 높은 과도 전압을 알아야 할 수도 있습니다.