2 ¿Qué es el salto de frecuencia?

En los sistemas de comunicación modernos, como Wi-Fi® 6 y 7 o señales codificadas por modulación de amplitud de cuadratura (QAM), el espectro es de manera inherente multibanda, lo que significa que el dominio de radiofrecuencia (RF) consta de varios canales dentro de cada banda de frecuencia. Por ejemplo, Wi-Fi 6 y 7 funcionan en varios canales dentro de la misma banda de frecuencia para maximizar de forma dinámica el ancho de banda y el rendimiento de datos. Por otro lado, la QAM implica codificar datos en diferentes compensaciones de fase y niveles de amplitud en un único canal. Figura 1 muestra un ejemplo de banda de frecuencia que tiene 7 canales de QAM.

Los convertidores de analógico a digital (ADC) de muestreo directo de RF y los convertidores de digital a analógico (DAC) incorporan muchas funciones digitales. Una de las características más importantes que permiten el muestreo directo de RF es el convertidor descendente digital (DDC) en los ADC y el convertidor ascendente digital (DUC) en los DAC.

En un ADC, el DDC consta de tres componentes principales: un NCO, un mezclador digital y un bloque de decimación. El NCO actúa como el equivalente digital del oscilador local en las cadenas de señal de los receptores tradicionales y se mezcla con la señal de entrada para producir una señal en banda base (zona 1 de Nyquist), junto con imágenes no deseadas. El bloque de decimación filtra las imágenes a través de un filtro de decimación de respuesta al impulso limitada (FIR) y luego reduce el ancho de banda de la señal mediante el muestreo descendente. El bloque de decimación es el equivalente digital de un filtro de frecuencia intermedia (IF).

En un DAC, el DUC consta de un interpolador, un NCO y un mezclador digital. El interpolador, a diferencia de un ADC, muestrea la señal de entrada de menor ancho de banda y luego la pasa a través de un filtro FIR para suprimir las imágenes. Después de la etapa del interpolador, la señal de salida alimenta un mezclador digital para mezclarse con el NCO, lo que permite al DAC funcionar en una zona Nyquist amplia con un ancho de banda de señal de entrada más bajo.

La cantidad de DDC activos en una entrada determinada de un convertidor de muestreo de RF establece si el convertidor funciona con salida de banda única o multibanda. El foco de este artículo será el aspecto del ADC del salto de frecuencia.

Figura 2 muestra un ejemplo del DDC del ADC32RF55 de Texas Instruments (TI), un ADC de muestreo de RF capaz de funcionar con doble canal y cuatro bandas a 3 GSPS.

A menudo, la banda de frecuencia de interés puede cambiar: en lugar de conmutar una cadena de señal completamente única para cada banda, el mismo convertidor de muestreo de RF simplemente puede ajustar la frecuencia de NCO para que coincida con la nueva banda de frecuencia. Esta es una gran ventaja de los convertidores modernos de muestreo de RF. La acción de cambiar el NCO de una frecuencia a otra se conoce como salto de frecuencia.

El NCO no produce una frecuencia analógica directamente; en su lugar, genera una representación digital de la frecuencia deseada con alta resolución. Cada NCO recibe una palabra digital (por lo general de 48 bits o más) que, al combinarse con un acumulador de fase del NCO, puede representar una señal adecuada para la etapa de mezcla digital. Al programar un NCO, se programa la representación digital correspondiente a la frecuencia intermedia (FI) deseada, no una frecuencia real. El rango de frecuencia de NCO comúnmente se admite entre –Fs/2 y Fs/2, donde Fs representa la frecuencia de muestreo del convertidor. Las palabras de frecuencia negativa se utilizan incluso para las zonas Nyquist. Por otro lado, las palabras de frecuencia positiva se utilizan para señales en zonas impares de Nyquist.

Para determinar dónde cae una frecuencia NCO de mayor orden en la banda base, lo primero que debe hacer es desempeñar una función de módulo entre la frecuencia prevista y la tasa de muestreo para eliminar cualquier múltiplo de Fs. La frecuencia de NCO prevista está ahora entre 0 Hz y la tasa de muestreo del convertidor, Fs.

Si la frecuencia de NCO es inferior a la frecuencia de Nyquist (Fs/2), entonces la frecuencia de NCO prevista se traduce en una zona impar de Nyquist, como se muestra en Equation 1:

Si la frecuencia de NCO calculada está por encima de la frecuencia de Nyquist, esta llega a una zona de Nyquist par, como se muestra en Equation 2:

Figura 3 muestra cómo una señal fundamental (Fund.) y sus armónicos de segundo, tercer y cuarto orden (HD2, HD3 y HD4) se plegarán de nuevo en la primera zona de Nyquist, a pesar de que el componente de frecuencia real llega a zonas de Nyquist de orden superior.

Una ventaja de los ADC de muestreo de RF sobre los ADC tradicionales es que no es necesario cambiar el hardware para cambiar las bandas de frecuencia. Esta flexibilidad inherente permite a los ADC de muestreo de RF adaptarse rápidamente a las nuevas bandas de frecuencia sin necesidad de componentes de hardware adicionales, lo que simplifica el diseño del sistema y reduce los costos. Sin embargo, este proceso no es instantáneo. En los primeros diseños de ADC de muestreo de RF, solo había una opción de palabra de NCO disponible para cada NCO y DDC subsiguiente. Como resultado, el salto a otra frecuencia requería varias funciones de escritura de registro.

La nueva palabra NCO debe escribirse a través de la interfaz periférica en serie (SPI), seguida de otra escritura de registro para insertar la nueva palabra NCO en el bloque DDC, donde realmente surte efecto. Varios factores influyen en el tiempo necesario para el salto de frecuencias, entre ellos la longitud de la palabra NCO y la velocidad de transacción del SPI. A menudo, el tamaño de registro de los ADC está limitado a 8 bits, por lo que necesitará un total de siete escrituras de registro para actualizar un NCO de 48 bits: seis escrituras de registro para la palabra NCO en sí y una escritura de registro adicional para actualizar el DDC.

Después de considerar la sobrecarga de cada transacción SPI (normalmente una dirección de 16 bits para cada escritura de registro), el tiempo de la transacción se triplica. Suponiendo una velocidad de señal de reloj en serie (SCLK) de 20 MHz, Equation 3 calcula el tiempo hasta el salto de frecuencia, asumiendo un flujo sin parar de datos SPI: