ZHCSVM4F June   1999  – January 2025 TPS769

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息（新芯片）
    5. 5.5 热性能信息（旧芯片）
    6. 5.6 电气特性
    7. 5.7 典型特性
    8. 5.8 典型特性：支持的 ESR 范围
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1 输出使能
      2. 6.3.2 压降电压
      3. 6.3.3 电流限值
      4. 6.3.4 欠压锁定 (UVLO)
      5. 6.3.5 输出下拉电阻
      6. 6.3.6 热关断
    4. 6.4 器件功能模式
      1. 6.4.1 正常运行
      2. 6.4.2 压降运行
      3. 6.4.3 禁用
  8. 7 应用和实施
    1. 7.1 应用信息
    2. 7.2 典型应用
      1. 7.2.1 设计要求
      2. 7.2.2 详细设计过程
        1. 7.2.2.1 可调器件反馈电阻器
        2. 7.2.2.2 建议的电容器类型
        3. 7.2.2.3 输入和输出电容器要求
        4. 7.2.2.4 反向电流
        5. 7.2.2.5 前馈电容器 (CFF)
        6. 7.2.2.6 功率耗散 (PD)
        7. 7.2.2.7 估算结温
      3. 7.2.3 应用曲线
    3. 7.3 电源相关建议
    4. 7.4 布局
      1. 7.4.1 布局指南
      2. 7.4.2 布局示例
  9. 8 器件和文档支持
    1. 8.1 器件支持
      1. 8.1.1 开发支持
        1. 8.1.1.1 评估模块
        2. 8.1.1.2 Spice 模型
        3. 8.1.1.3 器件命名规则
    2. 8.2 文档支持
      1. 8.2.1 相关文档
    3. 8.3 接收文档更新通知
    4. 8.4 支持资源
    5. 8.5 商标
    6. 8.6 静电放电警告
    7. 8.7 术语表
  10. 9 修订历史记录
  11. 10机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

5.5 热性能信息（旧芯片）

耗散额定值 单位
热指标 DBV (SOT-23)
5 引脚
低 K (1) 高 K (2)
RθJC（结至外壳热阻） 65.8 65.8 ℃/W
RθJA（结至环境热阻） 259 180 ℃/W
降额因子高于 TA = +25℃ 3.9 5.6 mW/℃
额定功率 (TA < 25℃) 386 555 mW
额定功率 (TA = 70℃) 212 305
额定功率 (TA = 85℃) 154 222
(1) 用于推导这些数据的 JEDEC 低 K (1s) 板设计是一个 3 英寸 × 3 英寸的双层电路板，该电路板顶部具有 2 盎司铜迹线。
(2) 用于推导这些数据的 JEDEC 高 K (2s2p) 电路板设计是一个 3 英寸 x 3 英寸的多层电路板，该电路板具有 1 盎司的内部电源层和接地
层，顶层和底层上有 2 盎司的铜迹线。