ZHCSQ42A December 2023 – January 2024 TPS61289
PRODUCTION DATA
| 引脚 | 类型(1) | 说明 | |
|---|---|---|---|
| 名称 | 编号 | ||
| ILIM | 1 | I | 可编程开关峰值/谷值电流限制。必须在该引脚和 AGND 引脚之间连接一个外部电阻器。 |
| FB | 2 | I | 对于双向运行,连接到电阻分压器的中心抽头以使 VFB = 0.7V 至 0.8V。 |
| COMP | 3 | I | 外部环路补偿信号输入引脚。 |
| 模式 | 4 | I | 模式选择引脚,该引脚不得悬空。 MODE = 逻辑高电平,降压模式。 MODE = 逻辑低电平,升压模式。 |
| VHIGH | 5 | P | 高压侧引脚。 |
| SW | 6 | P | 开关节点引脚。该引脚连接到外部低侧功率 MOSFET 的漏极,以及内部高侧 MOSFET 的源极。 |
| BOOT | 7 | O | 高侧 MOSFET 栅极驱动器的电源。必须在此引脚和 SW 引脚之间连接一个 0.1μF 至 1.0μF 的陶瓷电容器和 5.6V 齐纳二极管。 |
| PGND | 8 | G | 外部低侧 MOSFET 的电源地。外部低侧 MOSFET 的源极必须连接至该引脚。 |
| DRV | 9 | O | 外部低侧 MOSFET 的栅极驱动器输出。 |
| M/SYNC | 10 | I | 当 M/SYNC 引脚短接地或悬空时,器件以内部配置的开关频率工作。当一个有效时钟信号被施加到这个引脚上时,器件的开关频率被强制为外部时钟。 |
| VCC | 11 | O | 内部稳压器的输出。在此引脚和 AGND 之间需要一个大于 1.0µF 的陶瓷电容器。 |
| VLOW | 12 | P | 低电压侧引脚。 |
| EN/UVLO | 13 | I | 启用逻辑输入和可编程输入电压欠压锁定 (UVLO) 输入。逻辑高电平可启用器件。逻辑低电平可禁用器件并使其进入关断模式。通过电阻分压器将该引脚连接到电源电压,可以对转换器的启动和关断电平进行编程。该引脚不得悬空,必须进行端接。 |
| 模拟地 (AGND) | 14 | G | 模拟信号地。 |