ZHCSS25B November 2023 – July 2024 TPS548D26
PRODUCTION DATA
启动序列包括三个连续周期。在第一个周期中，该器件进行初始化，包括构建内部 LDO 和基准、内部存储器初始化、引脚配置 (strap) 检测等。只要 VCC 引脚电压高于 VCC_OK UVLO 上升阈值（典型值为 3.15V），初始化就会开始，不受 EN 引脚电压选通。对于 TPS548D26 器件，该周期的时长约为 300μs。初始化完成后，只要 VCC 电压保持在 VCC_OK 下降阈值以上，引脚配置 (strap) 检测结果就会被锁定。改变外部电阻值不会影响现有的引脚配置 (strap) 检测结果，除非 IC 进行下电上电。
EN 引脚电压超过 EN 高电平阈值（通常为 1.2V）后，该器件进入第二个周期，即上电延迟。经过 0.5ms 的上电延迟后激活控制环路和驱动器电路。
第三个周期是 VOUT 软启动。软启动斜坡（这是内部信号）在上电延迟后立即启动。在输出端没有预偏置的情况下启动时，内部基准从 0V 斜升到 0.6V，VOUT 从 0V 斜升到设置值（通过 FB 分压器）。适当的软启动时间有助于避免输出电容器充电产生的浪涌电流，并更大限度减少 VOUT 过冲。通过在引脚 29 SS 与 AGND 之间连接一个电阻，可以在 0.75ms、1.5ms、3ms 和 6ms 这 4 个选项中选择软启动时间。表 6-1 列出了电阻值和相应的软启动时间。TI 建议使用容差为 ±1% 且典型温度系数为 ±100ppm/°C 的电阻。
对于具有预偏置输出的启动，该器件可限制来自预偏置输出电压的放电电流，具体方法是，在第一个 PWM 脉冲导通高侧 FET 之前，阻止低侧 FET 强制将 SW 节点变为低电平。在基准电压增加到超过反馈电压（从预偏置输出电压分压而来）之后，SW 脉冲开始。此操作可实现具有预偏置输出的平稳启动。
VOUT 达到调节值后，1ms 的 PG 延迟开始。然后，当 1ms PG 延迟到期时，转换器会将 PG 引脚置为有效。
| SS 引脚至 AGND 电阻 (kΩ) | 软启动时间 (ms) | 内部补偿 | VOUT OV、UV 故障响应 |
|---|---|---|---|
| 0 | 0.75 | Compensation1 | 闭锁 |
| 1.50 | 1.5 | ||
| 2.49 | 3 | ||
| 3.48 | 6 | ||
| 4.53 | 0.75 | Compensation2 | |
| 5.76 | 1.5 | ||
| 7.32 | 3 | ||
| 8.87 | 6 | ||
| 10.5 | 0.75 | Compensation1 | 断续 |
| 12.1 | 1.5 | ||
| 14.0 | 3 | ||
| 16.2 | 6 | ||
| 18.7 | 0.75 | Compensation2 | |
| 21.5 | 1.5 | ||
| 24.9 | 3 | ||
| 28.7 | 6 | ||
| 悬空 | 3 | Compensation1 | 闭锁 |
TPS548D26 器件具有简单的关断序列。当 EN 引脚被拉低时，高侧和低侧 FET 驱动器都会立即关断，并且输出电压放电压摆率取决于外部负载。内部基准放电至零，为下一次软启动做好准备。