ZHDS402 August   2026 TPS12S24F-Q1

ADVANCE INFORMATION  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 开关特性
    7. 5.7 SPI 时序要求
  7. 6 参数测量信息
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 电源输入
      2. 7.3.2 电荷泵和栅极驱动器输出（VS、GATEx、BSTx、SRCx）
      3. 7.3.3 驱动电容、电阻和电感负载
        1. 7.3.3.1 电容负载驱动
          1. 7.3.3.1.1 使用基于 SCP 的自动重试方法 (GATEx)：
          2. 7.3.3.1.2 使用主路径栅极转换率控制方法（GATEx、SRCx）：
          3. 7.3.3.1.3 使用 PWM 控制方法 (GATEx)：
        2. 7.3.3.2 电阻或电感负载驱动
      4. 7.3.4 保护机制
        1. 7.3.4.1 基于 I2T 的过流和短路保护
        2. 7.3.4.2 基于 NTC 的外部 FET 过热保护
        3. 7.3.4.3 器件结过热警告
        4. 7.3.4.4 输入欠压和过压保护
        5. 7.3.4.5 外部 FET 漏源电压 (VDS) 过压保护
        6. 7.3.4.6 基于双向 VDS 的短路保护
        7. 7.3.4.7 反极性保护
        8. 7.3.4.8 接地丢失
      5. 7.3.5 诊断机制
        1. 7.3.5.1 ADC 检测信号
        2. 7.3.5.2 模拟和数字电流监测器 (VIMONx)
        3. 7.3.5.3 输入电源电压测量
        4. 7.3.5.4 输出电压测量
        5. 7.3.5.5 外部 FET 温度测量
        6. 7.3.5.6 外部 FET 双向漏源（双向 VDS）测量
        7. 7.3.5.7 控制器温度测量
        8. 7.3.5.8 VOUT 电池短路或 FET 短路和开路负载检测
          1. 7.3.5.8.1 在使能主 FET (GATEx) 的情况下进行测量
          2. 7.3.5.8.2 在禁用主 FET (GATEx) 的情况下进行检测
        9. 7.3.5.9 对于全时供电 (PAAT) 负载的 VOUT 对电池短路或 FET 短路检测
      6. 7.3.6 故障指示 (FLT/WAKE)
      7. 7.3.7 输出禁用 (OUT_DISx) 功能
      8. 7.3.8 短暂的电源中断行为
      9. 7.3.9 SPI 模式运行
    4. 7.4 器件功能模式
      1. 7.4.1 状态图
      2. 7.4.2 断电
      3. 7.4.3 睡眠模式
      4. 7.4.4 配置模式或工作模式 (AM)
      5. 7.4.5 低功耗模式 (LPM)
      6. 7.4.6 Limphome 模式
    5. 7.5 TPS12S24F-Q1 预量产器件限制
      1. 7.5.1 SDO 引脚三态分立电路变通方案（仅适用于并行 SPI 配置，不适用于菊花链）
  9. 8 寄存器映射
    1. 8.1 TPS12S24F-Q1 寄存器
    2. 8.2 EEPROM (NVM) 概述
  10. 9 应用和实施
    1. 9.1 应用信息
    2. 9.2 典型应用
      1. 9.2.1 使用自动负载唤醒和输出大容量电容器充电功能来驱动全时供电 (PAAT) 负载
        1. 9.2.1.1 设计要求
        2. 9.2.1.2 详细设计过程
        3. 9.2.1.3 应用曲线
    3. 9.3 系统示例
      1. 9.3.1 TPS12S24F-Q1 系统级配置
    4. 9.4 电源相关建议
      1. 9.4.1 瞬态和 EMI/EMC 建议
    5. 9.5 布局
      1. 9.5.1 布局指南
      2. 9.5.2 布局示例
  11. 10器件和文档支持
    1. 10.1 接收文档更新通知
    2. 10.2 支持资源
    3. 10.3 商标
    4. 10.4 静电放电警告
    5. 10.5 术语表
  12. 11修订历史记录
  13. 12机械、封装和可订购信息
    1. 12.1 卷带包装信息
    2. 12.2 机械数据

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

7.5 TPS12S24F-Q1 预量产器件限制

表 7-9 预量产器件限制汇总

参数

测试条件/说明

预量产器件中的观测值

要在量产器件中修复的预期行为

电流检测精度

VSNSx = 6mV，

GAINx 设置 = 50V/V

VIMONx 引脚电压 = 243.5mV

ISNS 寄存器值： ADC_RESULT_CHx_I = 87

ISNS 精度为 12%

VIMONx 引脚电压 = 275mV

ISNS 寄存器值：ADC_RESULT_CHx_I = 101

ISNS 数字检测精度应为 (7%)。

I2T 精度直接受 ISNS 精度影响。

LPM 下的 SCP

LPM 下输出接地短路。旁路 FET 立即关断，主 FET 导通

LPM 旁路 FET 热关断位变为“1”

LPM_HS_CHx 位保持为“0”

LPM 旁路 FET 热关断保持为“0”

LPM_HS_CHx 位应变为“1”

功能正常，但指示错误

WAKE 指示

•

栅极在负载唤醒检测后 7.5μs 内变为高电平，但 FLT/WAKE 引脚在 50μs 后变为低电平

FLT/WAKE 引脚在 5μs 后变为低电平。

在系统级别没有重大影响

GLOBAL_ERR_FLT 寄存器读数

仅在 LPM 退出后观测

在工作模式下正常工作

VBB_UV_WRN =“1”

GLOBAL_ERR =“1”

VBB_UV_WRN =“0”

GLOBAL_ERR =“0”

在系统级别没有重大影响。

SDO 引脚状态

CSn 被拉低至高电平

SDO 保留最后数据值的 LSB。无法支持并行 SPI 接口。

当 CSn 被从低电平拉至高电平时，SDO 应处于三态。

GND 损耗检测

器件 GND 悬空或高转换率瞬态 (10V/μs) 使 GND 引脚被抬高超过 2V 阈值

栅极关断。数字部分卡滞（SPI 写入不起作用），因为内部振荡器易受 GND 上高转换率的影响，这可能由接地不良或热插拔引起

GATEx 应关断。当 GND 恢复且 SPI 写入/读取正常工作时，GATEx 应自动导通。

电荷泵 UVLO

CPUVLO 下降阈值

8V。如果 CBSTx 的大小不正确，器件可能会在 FET 关断期间检测到 CPUVLO。

应为 6.5V。

使用 CBST > 10 x [Ciss（外部 FET）+ CGATEx]

FET 短路 BIST

在 CH1 和 CH2 上运行 FET 短路 BIST

FET 短路 BIST 指示仅适用于 CH2。

FET 短路 BIST 指示应该适用于 CH1 和 CH2。