ZHCSXZ6B March   2000  – March 2025 TPIC6A596

PRODUCTION DATA  

  1.   1
  2. 特性
  3. 应用
  4. 说明
  5. 引脚配置和功能
  6. 规格
    1. 5.1 绝对最大额定值
    2. 5.2 功耗等级表
    3. 5.3 建议运行条件
    4. 5.4 电气特性
    5. 5.5 开关特性
    6. 5.6 热阻
    7. 5.7 典型特性
  7. 参数测量信息
  8. 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 串行输入接口
      2. 7.3.2 清除寄存器
      3. 7.3.3 输出控制
      4. 7.3.4 级联应用
      5. 7.3.5 电流限制功能
  9. 器件功能模式
    1. 8.1 在 Vcc < 4.5V 条件下运行
    2. 8.2 在 5.5V < Vcc ≤ 7V 条件下运行
  10. 器件和文档支持
    1. 9.1 文档支持
      1. 9.1.1 相关文档
    2. 9.2 接收文档更新通知
    3. 9.3 支持资源
    4. 9.4 商标
    5. 9.5 静电放电警告
    6. 9.6 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息

封装选项

请参考 PDF 数据表获取器件具体的封装图。

机械数据 (封装 | 引脚)
  • DW|24
  • NE|20
散热焊盘机械数据 (封装 | 引脚)
订购信息

说明

TPIC6A596 是一款单片、高压、高电流功率逻辑 8 位移位寄存器,专为负载功率要求相对较高的系统而设计。该器件包含内置的输出钳位电压,用于提供电感瞬态保护。电源驱动器应用包括继电器、螺线管和其他中等电流或高电压负载。每个开漏 DMOS 晶体管都具有独立的斩波限流电路,以防止在短路情况下损坏。

该器件包含一个可对 8 位 ,D 类存储寄存器进行馈送的 8 位串行输入、并行输出移位寄存器。移位和存储寄存器之间的数据传输分别在移位寄存器时钟 (SRCK) 和寄存器时钟 (RCK) 的上升沿上发生。当移位寄存器清零 (SRCLR) 为高电平时,存储寄存器将数据传输到输出缓冲器。只有当 RCK 为低电平时,写入数据和读取数据才有效。当 SRCLR 为低电平时,器件中的所有寄存器都将清零。当输出使能 G 保持高电平时,输出缓冲器中的所有数据将保持低电平,并且所有漏极输出将关闭。当 G 保持低电平时,来自存储寄存器中的数据对输出缓冲器透明。串行输出 (SER OUT) 在 SRCK 下降沿时从器件时钟输出,为级联应用提供额外的保持时间。这将为时钟信号有可能偏移、器件相距较远或系统必须容许电磁干扰的应用提供更佳的性能。

输出为低侧、漏极开路 DMOS 晶体管,额定输出功率为 50V,连续灌电流能力为 350mA。当输出缓冲器中的数据较低时,DMOS 晶体管的输出被关闭。当数据较高时,DMOS 晶体管输出具有灌电流能力。

提供单独的电源接地 (PGND) 和逻辑接地 (LGND) 端子,以实现最大的系统灵活性。所有 PGND 端子都是内部连接的,每个 PGND 端子必须外部连接到电源系统接地,以尽量减少寄生阻抗。LGND 和 PGND 之间的单点连接必须在外部进行,以减少逻辑电路和负载电路之间的串扰。

TPIC6A596 采用热增强型双列直插式 (NE) 封装和宽体表面贴装 (DW) 封装。TPIC6A596 具有 -40°C 至 125°C 的额定管壳工作温度范围。

表 3-1 器件信息
器件型号 封装 本体尺寸(标称值)
TPIC6A596 PDIP(20) 24.00mm × 6.86mm
SOIC(24) 15.40mm × 7.50mm
TPIC6A596 逻辑符号
此符号符合 ANSI/IEEE 标准 91-1984 和 IEC 出版物 617-12。
逻辑符号