ZHCS889Q June   2007  – August 2022 TMS320F28232 , TMS320F28232-Q1 , TMS320F28234 , TMS320F28234-Q1 , TMS320F28235 , TMS320F28235-Q1 , TMS320F28332 , TMS320F28333 , TMS320F28334 , TMS320F28335 , TMS320F28335-Q1

PRODUCTION DATA  

  1. 1 特性
  2. 2 应用
  3. 3 说明
    1. 3.1 功能方框图
  4. 4 修订历史记录
  5. 5 器件比较
    1. 5.1 相关产品
  6. 6 终端配置和功能
    1. 6.1 引脚图
    2. 6.2 信号说明
  7. 7 规格
    1. 7.1  绝对最大额定值
    2. 7.2  ESD 等级 - 汽车
    3. 7.3  ESD 等级 - 商用
    4. 7.4  建议运行条件
    5. 7.5  功耗摘要
      1. 7.5.1 SYSCLKOUT 150MHz 时 TMS320F28335/F28235 电源引脚的流耗
      2. 7.5.2 SYSCLKOUT 为 150MHz 时TMS320F28334/F28234 电源引脚的流耗
      3. 7.5.3 减少电流消耗
      4. 7.5.4 电流消耗图
    6. 7.6  电气特性
    7. 7.7  热阻特征
      1. 7.7.1 PGF 封装
      2. 7.7.2 PTP 封装
      3. 7.7.3 ZHH 封装
      4. 7.7.4 ZAY 封装
      5. 7.7.5 ZJZ 封装
    8. 7.8  散热设计注意事项
    9. 7.9  时序和开关特性
      1. 7.9.1 时序参数符号
        1. 7.9.1.1 定时参数的通用注释
        2. 7.9.1.2 测试负载电路
        3. 7.9.1.3 器件时钟表
          1. 7.9.1.3.1 计时和命名规则（150MHz 器件）
          2. 7.9.1.3.2 计时和命名规则（100MHz 器件）
      2. 7.9.2 电源时序
        1. 7.9.2.1 电源管理和监控电路解决方案
        2. 7.9.2.2 复位 (XRS) 序要求
      3. 7.9.3 时钟要求和特性
        1. 7.9.3.1 输入时钟频率
        2. 7.9.3.2 XCLKIN时序要求- PLL 被启用
        3. 7.9.3.3 XCLKIN时序要求- PLL 被禁用
        4. 7.9.3.4 XCLKOUT 开关特征（旁路或启用 PLL）
        5. 7.9.3.5 时序图
      4. 7.9.4 外设
        1. 7.9.4.1 通用输入/输出（GPIO）
          1. 7.9.4.1.1 GPIO - 输出时序
            1. 7.9.4.1.1.1 通用输出开关特性
          2. 7.9.4.1.2 GPIO - 输入时序
            1. 7.9.4.1.2.1 通用输入时序要求
          3. 7.9.4.1.3 输入信号的采样窗口宽度
          4. 7.9.4.1.4 低功耗模式唤醒时序
            1. 7.9.4.1.4.1 空闲模式时序要求
            2. 7.9.4.1.4.2 空闲模式开关特性
            3. 7.9.4.1.4.3 空闲模式时序图
            4. 7.9.4.1.4.4 待机模式时序要求
            5. 7.9.4.1.4.5 待机模式开关特征
            6. 7.9.4.1.4.6 待机模式时序要求
            7. 7.9.4.1.4.7 停机模式时序要求
            8. 7.9.4.1.4.8 HALT 模式开关特性
            9. 7.9.4.1.4.9 停机模式时序图
        2. 7.9.4.2 增强型控制外设
          1. 7.9.4.2.1 增强型脉宽调制器 (ePWM) 时序
            1. 7.9.4.2.1.1 ePWM 时序要求
            2. 7.9.4.2.1.2 ePWM 开关特征
          2. 7.9.4.2.2 跳变区输入时序
            1. 7.9.4.2.2.1 跳闸区域输入时序要求
          3. 7.9.4.2.3 高分辨率 PWM 时序
            1. 7.9.4.2.3.1 在 SYSCLKOUT=(60150-150300MHz) 时，高分辨率 PWM 特性
          4. 7.9.4.2.4 增强型捕捉 (eCAP) 时序
            1. 7.9.4.2.4.1 增强型捕捉 (eCAP) 时序要求
            2. 7.9.4.2.4.2 eCAP 开关特征
          5. 7.9.4.2.5 增强型正交编码器脉冲 (eQEP) 时序
            1. 7.9.4.2.5.1 增强型正交编码器脉冲 (eQEP) 时序要求
            2. 7.9.4.2.5.2 eQEP 开关特性
          6. 7.9.4.2.6 ADC 转换开始时序
            1. 7.9.4.2.6.1 外部 ADC 转换开始开关特性
            2. 7.9.4.2.6.2 ADCSOCAO 或者 ADCSOCBO 时序
        3. 7.9.4.3 外部中断时序
          1. 7.9.4.3.1 外部中断时序要求
          2. 7.9.4.3.2 外部中断开关特征
          3. 7.9.4.3.3 外部中断时序要求
        4. 7.9.4.4 I2C 电气特性和时序
          1. 7.9.4.4.1 I2C 时序
        5. 7.9.4.5 串行外设接口 (SPI) 模块
          1. 7.9.4.5.1 主模式时序
            1. 7.9.4.5.1.1 SPI 主模式外部时序（时钟相位 = 0）
            2. 7.9.4.5.1.2 SPI 主模式外部时序（时钟相位 = 1）
          2. 7.9.4.5.2 从模式时序
            1. 7.9.4.5.2.1 SPI 从模式外部时序（时钟相位 = 0）
            2. 7.9.4.5.2.2 SPI 从模式外部时序（时钟相位 = 1）
        6. 7.9.4.6 多通道缓冲串行端口 (McBSP) 模块
          1. 7.9.4.6.1 McBSP 传输和接收时序
            1. 7.9.4.6.1.1 McBSP 时序要求
            2. 7.9.4.6.1.2 McBSP 开关特征
          2. 7.9.4.6.2 McBSP 作为 SPI 主器件或从器件时序
            1. 7.9.4.6.2.1 McBSP 作为 SPI 主器件或从器件时的时序要求（CLKSTP=10b，CLKXP=0）
            2. 7.9.4.6.2.2 McBSP 作为 SPI 主控或者受控开关特性 (CLKSTP=10b，CLKXP=0)
            3. 7.9.4.6.2.3 McBSP 作为 SPI 主器件或从器件时的时序要求（CLKSTP=11b，CLKXP=0）
            4. 7.9.4.6.2.4 McBSP 作为 SPI 主控或者受控开关特性 (CLKSTP= 11b，CLKXP= 0)
            5. 7.9.4.6.2.5 McBSP 作为 SPI 主器件或从器件时的时序要求（CLKSTP= 10b，CLKXP= 1）
            6. 7.9.4.6.2.6 McBSP 作为 SPI 主控或者受控开关特性 (CLKSTP= 10b，CLKXP= 1)
            7. 7.9.4.6.2.7 McBSP 作为 SPI 主器件或从器件时的时序要求（CLKSTP= 11b，CLKXP= 1）
            8. 7.9.4.6.2.8 McBSP 作为 SPI 主器件或从器件开关特性（CLKSTP= 11b，CLKXP= 1）
      5. 7.9.5 无信号缓冲情况下 MCU 与 JTAG 调试探针的连接
      6. 7.9.6 外部接口 (XINTF) 时序
        1. 7.9.6.1 USEREADY = 0
        2. 7.9.6.2 同步模式 (USEREADY=1，READYMODE=0)
        3. 7.9.6.3 异步模式 (USEREADY=1，READYMODE=1)
        4. 7.9.6.4 XINTF 信号与 XCLKOUT 一致
        5. 7.9.6.5 外部接口读取时序
          1. 7.9.6.5.1 外部存储器接口读取时序要求
          2. 7.9.6.5.2 外部内存接口读取开关特性
        6. 7.9.6.6 外部接口写入时序
          1. 7.9.6.6.1 外部存储器接口写入开关特性
        7. 7.9.6.7 带有一个外部等待状态的外部接口读取准备就绪时序
          1. 7.9.6.7.1 外部接口读取开关特性（读取准备就绪，1 个等待状态）
          2. 7.9.6.7.2 外部接口读取时序要求（读取准备就绪，1 个等待状态）
          3. 7.9.6.7.3 同步 XREADY 时序要求（读取准备就绪，1 个等待状态）
          4. 7.9.6.7.4 异步 XREADY 时序要求（读取准备就绪，1 个等待状态）
        8. 7.9.6.8 带有一个外部等待状态的外部接口写入准备就绪时序
          1. 7.9.6.8.1 外部接口写入开关特性（写入准备就绪，1 个等待状态）
          2. 7.9.6.8.2 同步 XREADY 时序要求（写入准备就绪，1 个等待状态）
          3. 7.9.6.8.3 异步 XREADY 时序要求（写入准备就绪，1 个等待状态）
        9. 7.9.6.9 XHOLD 和 XHOLDA 时序
          1. 7.9.6.9.1 XHOLD/ XHOLDA 时序要求 (XCLKOUT = XTIMCLK)
          2. 7.9.6.9.2 XHOLD/XHOLDA时序要求 (XCLKOUT = 1/2 XTIMCLK)
      7. 7.9.7 闪存定时
        1. 7.9.7.1 A 和 S 温度材料的闪存耐久性
        2. 7.9.7.2 Q 温度材料的闪存耐久性
        3. 7.9.7.3 150MHz SYSCLKOUT 上的闪存参数：
        4. 7.9.7.4 闪存 / OTP 访问时序
        5. 7.9.7.5 闪存数据保持持续时间
    10. 7.10 片载模数转换器
      1. 7.10.1 ADC 电气特性（在推荐的工作条件下测得）
      2. 7.10.2 ADC 加电控制位时序
        1. 7.10.2.1 ADC 加电延迟
        2. 7.10.2.2 不同 ADC 配置的典型电流消耗（在 25MHz ADCCLK 条件下）
      3. 7.10.3 定义
      4. 7.10.4 顺序采样模式（单通道） (SMODE = 0)
        1. 7.10.4.1 顺序采样模式时序
      5. 7.10.5 同步采样模式（双通道）(SMODE=1)
        1. 7.10.5.1 同步采样模式时序
      6. 7.10.6 详细说明
    11. 7.11 F2833x 器件和 F2823x 器件之间的迁移
  8. 8 详细说明
    1. 8.1 简要说明
      1. 8.1.1  C28x CPU
      2. 8.1.2  内存总线（哈弗总线架构）
      3. 8.1.3  外设总线
      4. 8.1.4  实时 JTAG 和分析
      5. 8.1.5  外部接口(XINTF)
      6. 8.1.6  闪存
      7. 8.1.7  M0，M1 SARAM
      8. 8.1.8  L0, L1, L2, L3, L4, L5, L6, L7, H0, H1, H2, H3, H4, H5SARAM
      9. 8.1.9  引导 ROM
        1. 8.1.9.1 引导加载器使用的外设引脚
      10. 8.1.10 安全性
      11. 8.1.11 外设中断扩展 (PIE) 块
      12. 8.1.12 外部中断 (XINT1-XINT7，XNMI)
      13. 8.1.13 振荡器和锁相环 (PLL)
      14. 8.1.14 看门狗
      15. 8.1.15 外设时钟
      16. 8.1.16 低功耗模式
      17. 8.1.17 外设帧 0，1，2，3 (PFn)
      18. 8.1.18 通用输入/输出 (GPIO) 复用器
      19. 8.1.19 32 位 CPU 计时器 (0，1，2)
      20. 8.1.20 控制外设
      21. 8.1.21 串行端口外设
    2. 8.2 外设
      1. 8.2.1  DMA 概述
      2. 8.2.2  32 位 CPU 计时器 0，CPU 计时器 1，CPU 计时器 2
      3. 8.2.3  增强型 PWM 模块
      4. 8.2.4  高分辨率 PWM (HRPWM)
      5. 8.2.5  增强型 CAP 模块
      6. 8.2.6  增强型 QEP 模块
      7. 8.2.7  模数转换器 (ADC) 模块
        1. 8.2.7.1 如果 ADC 未被使用，ADC 连接
        2. 8.2.7.2 ADC 寄存器
        3. 8.2.7.3 ADC 校准
      8. 8.2.8  多通道缓冲串行端口 (McBSP) 模块
      9. 8.2.9  增强型控制器局域网 (eCAN) 模块（eCAN-A 和 eCAN-B）
      10. 8.2.10 串行通信接口 (SCI) 模块 (SCI-A，SCI-B，SCI-C)
      11. 8.2.11 串行外设接口 (SPI) 模块（SPI-A）
      12. 8.2.12 内部集成电路 (I2C)
      13. 8.2.13 GPIO MUX
      14. 8.2.14 外部接口 (XINTF)
    3. 8.3 内存映射
    4. 8.4 寄存器映射
      1. 8.4.1 器件仿真寄存器
    5. 8.5 中断
      1. 8.5.1 外部中断
    6. 8.6 系统控制
      1. 8.6.1 OSC 和 PLL 块
        1. 8.6.1.1 外部基准振荡器时钟选项
        2. 8.6.1.2 基于 PLL 的时钟模块
        3. 8.6.1.3 输入时钟损失
      2. 8.6.2 看门狗块
    7. 8.7 低功率模式块
  9. 9 应用、实现和布局
    1. 9.1 TI 参考设计
  10. 10器件和文档支持
    1. 10.1 入门和后续步骤
    2. 10.2 器件和开发支持工具命名规则
    3. 10.3 工具与软件
    4. 10.4 文档支持
    5. 10.5 支持资源
    6. 10.6 商标
    7. 10.7 Electrostatic Discharge Caution
    8. 10.8 术语表
  11. 11机械、封装和可订购信息
    1. 11.1 封装重新设计详情
    2. 11.2 封装信息

封装选项

请参考 PDF 数据表获取器件具体的封装图。

机械数据 (封装 | 引脚)
  • ZJZ|176
  • ZAY|179
  • PGF|176
  • PTP|176
散热焊盘机械数据 (封装 | 引脚)
订购信息

8.2.3 增强型 PWM 模块

2833x/2823x 器件包括多达 6 个增强型 PWM (ePWM) 模块（ePWM1 至 ePWM6）。图 8-4 显示了时基计数器同步方案 3。图 8-5 显示了与 ePWM 的信号互连情况。

表 8-4 显示了 每个模块的完整 ePWM 寄存器组和表 8-5 显示了重新映射的寄存器配置。

GUID-AAC3E846-5DEF-4971-A89E-A258D55881DD-low.gif
A. 默认情况下，ePWM 和 HRPWM 寄存器会映射到外设帧 1 (PF1)。表 8-4 显示了该配置。若要将寄存器重新映射至外设帧 3 (PF3) 来启用 DMA 访问，MAPCNF 寄存器（地址 0x702E）的位 0 (MAPEPWM) 必须设为 1。表 8-5显示重新映射的配置。
图 8-4 时基计数器同步方案 3
表 8-4 ePWM 控制和状态寄存器（PF1 中的默认配置）
名称 ePWM1 ePWM2 ePWM3 ePWM4 ePWM5 ePWM6 大小 (x16)/#SHADOW 说明
TBCTL 0x6800 0x6840 0x6880 0x68C0 0x6900 0x6940 1/0 时基控制寄存器
TBSTS 0x6801 0x6841 0x6881 0x68C1 0x6901 0x6941 1/0 时基状态寄存器
TBPHSHR 0x6802 0x6842 0x6882 0x68C2 0x6902 0x6942 1/0 时基相位 HRPWM 寄存器
TBPHS 0x6803 0x6843 0x6883 0x68C3 0x6903 0x6943 1/0 时基相位寄存器
TBCTR 0x6804 0x6844 0x6884 0x68C4 0x6904 0x6944 1/0 时基计数器寄存器
TBPRD 0x6805 0x6845 0x6885 0x68C5 0x6905 0x6945 1/1 时基周期寄存器设置
CMPCTL 0x6807 0x6847 0x6887 0x68C7 0x6907 0x6947 1/0 计数器比较控制寄存器
CMPAHR 0x6808 0x6848 0x6888 0x68C8 0x6908 0x6948 1/1 时基比较 A HRPWM 寄存器
CMPA 0x6809 0x6849 0x6889 0x68C9 0x6909 0x6949 1/1 计数器比较 A 寄存器组
CMPB 0x680A 0x684A 0x688A 0x68CA 0x690A 0x694A 1/1 计数器比较 B 寄存器组
AQCTLA 0x680B 0x684B 0x688B 0x68CB 0x690B 0x694B 1/0 用于输出 A 的操作限定器控制寄存器
AQCTLB 0x680C 0x684C 0x688C 0x68CC 0x690C 0x694C 1/0 用于输出 B 的操作限定器控制寄存器
AQSFRC 0x680D 0x684D 0x688D 0x68CD 0x690D 0x694D 1/0 操作限定器软件强制寄存器
AQCSFRC 0x680E 0x684E 0x688E 0x68CE 0x690E 0x694E 1/1 操作限定器连续 S/W 强制寄存器组
DBCTL 0x680F 0x684F 0x688F 0x68CF 0x690F 0x694F 1/1 死区生成器控制寄存器
DBRED 0x6810 0x6850 0x6890 0x68D0 0x6910 0x6950 1/0 死区生成器上升沿延迟计数寄存器
DBFED 0x6811 0x6851 0x6891 0x68D1 0x6911 0x6951 1/0 死区生成器下降沿延迟计数寄存器
TZSEL 0x6812 0x6852 0x6892 0x68D2 0x6912 0x6952 1/0 触发区选择寄存器(1)
TZCTL 0x6814 0x6854 0x6894 0x68D4 0x6914 0x6954 1/0 跳匣区域控制寄存器(1)
TZEINT 0x6815 0x6855 0x6895 0x68D5 0x6915 0x6955 1/0 跳匣区域启用中断寄存器(1)
TZFLG 0x6816 0x6856 0x6896 0x68D6 0x6916 0x6956 1/0 触发区标志寄存器
TZCLR 0x6817 0x6857 0x6897 0x68D7 0x6917 0x6957 1/0 跳匣区域清除寄存器(1)
TZFRC 0x6818 0x6858 0x6898 0x68D8 0x6918 0x6958 1/0 跳匣区域强制寄存器(1)
ETSEL 0x6819 0x6859 0x6899 0x68D9 0x6919 0x6959 1/0 事件触发选择寄存器
ETPS 0x681A 0x685A 0x689A 0x68DA 0x691A 0x695A 1/0 事件触发预分频寄存器
ETFLG 0x681B 0x685B 0x689B 0x68DB 0x691B 0x695B 1/0 事件触发标志寄存器
ETCLR 0x681C 0x685C 0x689C 0x68DC 0x691C 0x695C 1/0 事件触发清除寄存器
ETFRC 0x681D 0x685D 0x689D 0x68DD 0x691D 0x695D 1/0 事件触发强制寄存器
PCCTL 0x681E 0x685E 0x689E 0x68DE 0x691E 0x695E 1/0 PWM 斩波器控制寄存器
HRCNFG 0x6820 0x6860 0x68A0 0x68E0 0x6920 0x6960 1/0 HRPWM 配置寄存器(1)
(1) 寄存器受 EALLOW 保护。
表 8-5 ePWM 控制和状态寄存器（PF3 中的重新映射配置 - 可通过 DMA 访问）
名称 ePWM1 ePWM2 ePWM3 ePWM4 ePWM5 ePWM6 大小 (x16)/#SHADOW 说明
TBCTL 0x5800 0x5840 0x5880 0x58C0 0x5900 0x5940 1/0 时基控制寄存器
TBSTS 0x5801 0x5841 0x5881 0x58C1 0x5901 0x5941 1/0 时基状态寄存器
TBPHSHR 0x5802 0x5842 0x5882 0x58C2 0x5902 0x5942 1/0 时基相位 HRPWM 寄存器
TBPHS 0x5803 0x5843 0x5883 0x58C3 0x5903 0x5943 1/0 时基相位寄存器
TBCTR 0x5804 0x5844 0x5884 0x58C4 0x5904 0x5944 1/0 时基计数器寄存器
TBPRD 0x5805 0x5845 0x5885 0x58C5 0x5905 0x5945 1/1 时基周期寄存器设置
CMPCTL 0x5807 0x5847 0x5887 0x58C7 0x5907 0x5947 1/0 计数器比较控制寄存器
CMPAHR 0x5808 0x5848 0x5888 0x58C8 0x5908 0x5948 1/1 时基比较 A HRPWM 寄存器
CMPA 0x5809 0x5849 0x5889 0x58C9 0x5909 0x5949 1/1 计数器比较 A 寄存器组
CMPB 0x580A 0x584A 0x588A 0x58CA 0x590A 0x594A 1/1 计数器比较 B 寄存器组
AQCTLA 0x580B 0x584B 0x588B 0x58CB 0x590B 0x594B 1/0 用于输出 A 的操作限定器控制寄存器
AQCTLB 0x580C 0x584C 0x588C 0x58CC 0x590C 0x594C 1/0 用于输出 B 的操作限定器控制寄存器
AQSFRC 0x580D 0x584D 0x588D 0x58CD 0x590D 0x594D 1/0 操作限定器软件强制寄存器
AQCSFRC 0x580E 0x584E 0x588E 0x58CE 0x590E 0x594E 1/1 操作限定器连续 S/W 强制寄存器组
DBCTL 0x580F 0x584F 0x588F 0x58CF 0x590F 0x594F 1/1 死区生成器控制寄存器
DBRED 0x5810 0x5850 0x5890 0x58D0 0x5910 0x5950 1/0 死区生成器上升沿延迟计数寄存器
DBFED 0x5811 0x5851 0x5891 0x58D1 0x5911 0x5951 1/0 死区生成器下降沿延迟计数寄存器
TZSEL 0x5812 0x5852 0x5892 0x58D2 0x5912 0x5952 1/0 触发区选择寄存器(1)
TZCTL 0x5814 0x5854 0x5894 0x58D4 0x5914 0x5954 1/0 跳匣区域控制寄存器(1)
TZEINT 0x5815 0x5855 0x5895 0x58D5 0x5915 0x5955 1/0 跳匣区域启用中断寄存器(1)
TZFLG 0x5816 0x5856 0x5896 0x58D6 0x5916 0x5956 1/0 触发区标志寄存器
TZCLR 0x5817 0x5857 0x5897 0x58D7 0x5917 0x5957 1/0 跳匣区域清除寄存器(1)
TZFRC 0x5818 0x5858 0x5898 0x58D8 0x5918 0x5958 1/0 跳匣区域强制寄存器(1)
ETSEL 0x5819 0x5859 0x5899 0x58D9 0x5919 0x5959 1/0 事件触发选择寄存器
ETPS 0x581A 0x585A 0x589A 0x58DA 0x591A 0x595A 1/0 事件触发预分频寄存器
ETFLG 0x581B 0x585B 0x589B 0x58DB 0x591B 0x595B 1/0 事件触发标志寄存器
ETCLR 0x581C 0x585C 0x589C 0x58DC 0x591C 0x595C 1/0 事件触发清除寄存器
ETFRC 0x581D 0x585D 0x589D 0x58DD 0x591D 0x595D 1/0 事件触发强制寄存器
PCCTL 0x581E 0x585E 0x589E 0x58DE 0x591E 0x595E 1/0 PWM 斩波器控制寄存器
HRCNFG 0x5820 0x5860 0x58A0 058E0 0x5920 0x5960 1/0 HRPWM 配置寄存器(1)
(1) 寄存器受 EALLOW 保护。
GUID-E9D464F6-9D31-4770-A9D4-8CE7273C07C6-low.gif图 8-5 ePWM 子模块显示关键内部信号互连