ZHCS889Q June   2007  – August 2022 TMS320F28232 , TMS320F28232-Q1 , TMS320F28234 , TMS320F28234-Q1 , TMS320F28235 , TMS320F28235-Q1 , TMS320F28332 , TMS320F28333 , TMS320F28334 , TMS320F28335 , TMS320F28335-Q1

PRODUCTION DATA  

  1. 1 特性
  2. 2 应用
  3. 3 说明
    1. 3.1 功能方框图
  4. 4 修订历史记录
  5. 5 器件比较
    1. 5.1 相关产品
  6. 6 终端配置和功能
    1. 6.1 引脚图
    2. 6.2 信号说明
  7. 7 规格
    1. 7.1  绝对最大额定值
    2. 7.2  ESD 等级 - 汽车
    3. 7.3  ESD 等级 - 商用
    4. 7.4  建议运行条件
    5. 7.5  功耗摘要
      1. 7.5.1 SYSCLKOUT 150MHz 时 TMS320F28335/F28235 电源引脚的流耗
      2. 7.5.2 SYSCLKOUT 为 150MHz 时TMS320F28334/F28234 电源引脚的流耗
      3. 7.5.3 减少电流消耗
      4. 7.5.4 电流消耗图
    6. 7.6  电气特性
    7. 7.7  热阻特征
      1. 7.7.1 PGF 封装
      2. 7.7.2 PTP 封装
      3. 7.7.3 ZHH 封装
      4. 7.7.4 ZAY 封装
      5. 7.7.5 ZJZ 封装
    8. 7.8  散热设计注意事项
    9. 7.9  时序和开关特性
      1. 7.9.1 时序参数符号
        1. 7.9.1.1 定时参数的通用注释
        2. 7.9.1.2 测试负载电路
        3. 7.9.1.3 器件时钟表
          1. 7.9.1.3.1 计时和命名规则（150MHz 器件）
          2. 7.9.1.3.2 计时和命名规则（100MHz 器件）
      2. 7.9.2 电源时序
        1. 7.9.2.1 电源管理和监控电路解决方案
        2. 7.9.2.2 复位 (XRS) 序要求
      3. 7.9.3 时钟要求和特性
        1. 7.9.3.1 输入时钟频率
        2. 7.9.3.2 XCLKIN时序要求- PLL 被启用
        3. 7.9.3.3 XCLKIN时序要求- PLL 被禁用
        4. 7.9.3.4 XCLKOUT 开关特征（旁路或启用 PLL）
        5. 7.9.3.5 时序图
      4. 7.9.4 外设
        1. 7.9.4.1 通用输入/输出（GPIO）
          1. 7.9.4.1.1 GPIO - 输出时序
            1. 7.9.4.1.1.1 通用输出开关特性
          2. 7.9.4.1.2 GPIO - 输入时序
            1. 7.9.4.1.2.1 通用输入时序要求
          3. 7.9.4.1.3 输入信号的采样窗口宽度
          4. 7.9.4.1.4 低功耗模式唤醒时序
            1. 7.9.4.1.4.1 空闲模式时序要求
            2. 7.9.4.1.4.2 空闲模式开关特性
            3. 7.9.4.1.4.3 空闲模式时序图
            4. 7.9.4.1.4.4 待机模式时序要求
            5. 7.9.4.1.4.5 待机模式开关特征
            6. 7.9.4.1.4.6 待机模式时序要求
            7. 7.9.4.1.4.7 停机模式时序要求
            8. 7.9.4.1.4.8 HALT 模式开关特性
            9. 7.9.4.1.4.9 停机模式时序图
        2. 7.9.4.2 增强型控制外设
          1. 7.9.4.2.1 增强型脉宽调制器 (ePWM) 时序
            1. 7.9.4.2.1.1 ePWM 时序要求
            2. 7.9.4.2.1.2 ePWM 开关特征
          2. 7.9.4.2.2 跳变区输入时序
            1. 7.9.4.2.2.1 跳闸区域输入时序要求
          3. 7.9.4.2.3 高分辨率 PWM 时序
            1. 7.9.4.2.3.1 在 SYSCLKOUT=(60150-150300MHz) 时，高分辨率 PWM 特性
          4. 7.9.4.2.4 增强型捕捉 (eCAP) 时序
            1. 7.9.4.2.4.1 增强型捕捉 (eCAP) 时序要求
            2. 7.9.4.2.4.2 eCAP 开关特征
          5. 7.9.4.2.5 增强型正交编码器脉冲 (eQEP) 时序
            1. 7.9.4.2.5.1 增强型正交编码器脉冲 (eQEP) 时序要求
            2. 7.9.4.2.5.2 eQEP 开关特性
          6. 7.9.4.2.6 ADC 转换开始时序
            1. 7.9.4.2.6.1 外部 ADC 转换开始开关特性
            2. 7.9.4.2.6.2 ADCSOCAO 或者 ADCSOCBO 时序
        3. 7.9.4.3 外部中断时序
          1. 7.9.4.3.1 外部中断时序要求
          2. 7.9.4.3.2 外部中断开关特征
          3. 7.9.4.3.3 外部中断时序要求
        4. 7.9.4.4 I2C 电气特性和时序
          1. 7.9.4.4.1 I2C 时序
        5. 7.9.4.5 串行外设接口 (SPI) 模块
          1. 7.9.4.5.1 主模式时序
            1. 7.9.4.5.1.1 SPI 主模式外部时序（时钟相位 = 0）
            2. 7.9.4.5.1.2 SPI 主模式外部时序（时钟相位 = 1）
          2. 7.9.4.5.2 从模式时序
            1. 7.9.4.5.2.1 SPI 从模式外部时序（时钟相位 = 0）
            2. 7.9.4.5.2.2 SPI 从模式外部时序（时钟相位 = 1）
        6. 7.9.4.6 多通道缓冲串行端口 (McBSP) 模块
          1. 7.9.4.6.1 McBSP 传输和接收时序
            1. 7.9.4.6.1.1 McBSP 时序要求
            2. 7.9.4.6.1.2 McBSP 开关特征
          2. 7.9.4.6.2 McBSP 作为 SPI 主器件或从器件时序
            1. 7.9.4.6.2.1 McBSP 作为 SPI 主器件或从器件时的时序要求（CLKSTP=10b，CLKXP=0）
            2. 7.9.4.6.2.2 McBSP 作为 SPI 主控或者受控开关特性 (CLKSTP=10b，CLKXP=0)
            3. 7.9.4.6.2.3 McBSP 作为 SPI 主器件或从器件时的时序要求（CLKSTP=11b，CLKXP=0）
            4. 7.9.4.6.2.4 McBSP 作为 SPI 主控或者受控开关特性 (CLKSTP= 11b，CLKXP= 0)
            5. 7.9.4.6.2.5 McBSP 作为 SPI 主器件或从器件时的时序要求（CLKSTP= 10b，CLKXP= 1）
            6. 7.9.4.6.2.6 McBSP 作为 SPI 主控或者受控开关特性 (CLKSTP= 10b，CLKXP= 1)
            7. 7.9.4.6.2.7 McBSP 作为 SPI 主器件或从器件时的时序要求（CLKSTP= 11b，CLKXP= 1）
            8. 7.9.4.6.2.8 McBSP 作为 SPI 主器件或从器件开关特性（CLKSTP= 11b，CLKXP= 1）
      5. 7.9.5 无信号缓冲情况下 MCU 与 JTAG 调试探针的连接
      6. 7.9.6 外部接口 (XINTF) 时序
        1. 7.9.6.1 USEREADY = 0
        2. 7.9.6.2 同步模式 (USEREADY=1，READYMODE=0)
        3. 7.9.6.3 异步模式 (USEREADY=1，READYMODE=1)
        4. 7.9.6.4 XINTF 信号与 XCLKOUT 一致
        5. 7.9.6.5 外部接口读取时序
          1. 7.9.6.5.1 外部存储器接口读取时序要求
          2. 7.9.6.5.2 外部内存接口读取开关特性
        6. 7.9.6.6 外部接口写入时序
          1. 7.9.6.6.1 外部存储器接口写入开关特性
        7. 7.9.6.7 带有一个外部等待状态的外部接口读取准备就绪时序
          1. 7.9.6.7.1 外部接口读取开关特性（读取准备就绪，1 个等待状态）
          2. 7.9.6.7.2 外部接口读取时序要求（读取准备就绪，1 个等待状态）
          3. 7.9.6.7.3 同步 XREADY 时序要求（读取准备就绪，1 个等待状态）
          4. 7.9.6.7.4 异步 XREADY 时序要求（读取准备就绪，1 个等待状态）
        8. 7.9.6.8 带有一个外部等待状态的外部接口写入准备就绪时序
          1. 7.9.6.8.1 外部接口写入开关特性（写入准备就绪，1 个等待状态）
          2. 7.9.6.8.2 同步 XREADY 时序要求（写入准备就绪，1 个等待状态）
          3. 7.9.6.8.3 异步 XREADY 时序要求（写入准备就绪，1 个等待状态）
        9. 7.9.6.9 XHOLD 和 XHOLDA 时序
          1. 7.9.6.9.1 XHOLD/ XHOLDA 时序要求 (XCLKOUT = XTIMCLK)
          2. 7.9.6.9.2 XHOLD/XHOLDA时序要求 (XCLKOUT = 1/2 XTIMCLK)
      7. 7.9.7 闪存定时
        1. 7.9.7.1 A 和 S 温度材料的闪存耐久性
        2. 7.9.7.2 Q 温度材料的闪存耐久性
        3. 7.9.7.3 150MHz SYSCLKOUT 上的闪存参数：
        4. 7.9.7.4 闪存 / OTP 访问时序
        5. 7.9.7.5 闪存数据保持持续时间
    10. 7.10 片载模数转换器
      1. 7.10.1 ADC 电气特性（在推荐的工作条件下测得）
      2. 7.10.2 ADC 加电控制位时序
        1. 7.10.2.1 ADC 加电延迟
        2. 7.10.2.2 不同 ADC 配置的典型电流消耗（在 25MHz ADCCLK 条件下）
      3. 7.10.3 定义
      4. 7.10.4 顺序采样模式（单通道） (SMODE = 0)
        1. 7.10.4.1 顺序采样模式时序
      5. 7.10.5 同步采样模式（双通道）(SMODE=1)
        1. 7.10.5.1 同步采样模式时序
      6. 7.10.6 详细说明
    11. 7.11 F2833x 器件和 F2823x 器件之间的迁移
  8. 8 详细说明
    1. 8.1 简要说明
      1. 8.1.1  C28x CPU
      2. 8.1.2  内存总线（哈弗总线架构）
      3. 8.1.3  外设总线
      4. 8.1.4  实时 JTAG 和分析
      5. 8.1.5  外部接口(XINTF)
      6. 8.1.6  闪存
      7. 8.1.7  M0，M1 SARAM
      8. 8.1.8  L0, L1, L2, L3, L4, L5, L6, L7, H0, H1, H2, H3, H4, H5SARAM
      9. 8.1.9  引导 ROM
        1. 8.1.9.1 引导加载器使用的外设引脚
      10. 8.1.10 安全性
      11. 8.1.11 外设中断扩展 (PIE) 块
      12. 8.1.12 外部中断 (XINT1-XINT7，XNMI)
      13. 8.1.13 振荡器和锁相环 (PLL)
      14. 8.1.14 看门狗
      15. 8.1.15 外设时钟
      16. 8.1.16 低功耗模式
      17. 8.1.17 外设帧 0，1，2，3 (PFn)
      18. 8.1.18 通用输入/输出 (GPIO) 复用器
      19. 8.1.19 32 位 CPU 计时器 (0，1，2)
      20. 8.1.20 控制外设
      21. 8.1.21 串行端口外设
    2. 8.2 外设
      1. 8.2.1  DMA 概述
      2. 8.2.2  32 位 CPU 计时器 0，CPU 计时器 1，CPU 计时器 2
      3. 8.2.3  增强型 PWM 模块
      4. 8.2.4  高分辨率 PWM (HRPWM)
      5. 8.2.5  增强型 CAP 模块
      6. 8.2.6  增强型 QEP 模块
      7. 8.2.7  模数转换器 (ADC) 模块
        1. 8.2.7.1 如果 ADC 未被使用，ADC 连接
        2. 8.2.7.2 ADC 寄存器
        3. 8.2.7.3 ADC 校准
      8. 8.2.8  多通道缓冲串行端口 (McBSP) 模块
      9. 8.2.9  增强型控制器局域网 (eCAN) 模块（eCAN-A 和 eCAN-B）
      10. 8.2.10 串行通信接口 (SCI) 模块 (SCI-A，SCI-B，SCI-C)
      11. 8.2.11 串行外设接口 (SPI) 模块（SPI-A）
      12. 8.2.12 内部集成电路 (I2C)
      13. 8.2.13 GPIO MUX
      14. 8.2.14 外部接口 (XINTF)
    3. 8.3 内存映射
    4. 8.4 寄存器映射
      1. 8.4.1 器件仿真寄存器
    5. 8.5 中断
      1. 8.5.1 外部中断
    6. 8.6 系统控制
      1. 8.6.1 OSC 和 PLL 块
        1. 8.6.1.1 外部基准振荡器时钟选项
        2. 8.6.1.2 基于 PLL 的时钟模块
        3. 8.6.1.3 输入时钟损失
      2. 8.6.2 看门狗块
    7. 8.7 低功率模式块
  9. 9 应用、实现和布局
    1. 9.1 TI 参考设计
  10. 10器件和文档支持
    1. 10.1 入门和后续步骤
    2. 10.2 器件和开发支持工具命名规则
    3. 10.3 工具与软件
    4. 10.4 文档支持
    5. 10.5 支持资源
    6. 10.6 商标
    7. 10.7 Electrostatic Discharge Caution
    8. 10.8 术语表
  11. 11机械、封装和可订购信息
    1. 11.1 封装重新设计详情
    2. 11.2 封装信息

封装选项

请参考 PDF 数据表获取器件具体的封装图。

机械数据 (封装 | 引脚)
  • ZJZ|176
  • ZAY|179
  • PGF|176
  • PTP|176
散热焊盘机械数据 (封装 | 引脚)
订购信息

6.2 信号说明

表 6-1对这些信号进行了说明。GPIO 功能（用斜体显示）在复位时为缺省值。在它们下面列出的外设信号是供替换的功能。有些外设功能并非在所有器件上都可用。详细信息请见表 5-1和表 5-2。输入不是 5V 耐压。所有能够产生 XINTF 输出功能的引脚有 8mA（典型）的驱动强度。即使引脚没有配置 XINTF 功能，也有此驱动能力。所有其他引脚有一个 4mA 驱动力的驱动典型值(除另有注明外)。所有 GPIO 引脚为 I/O/Z 且有一个内部上拉电阻器，此内部上拉电阻器可在每个引脚上有选择性的启用/禁用。这一特性只适用于 GPIO 引脚。GPIO0-GPIO11 引脚上的上拉电阻器在复位时并不启用。GPIO12-GPIO87 引脚上的上拉电阻器复位时被启用。

表 6-1 信号说明
名称引脚编号说明(1)
PGF、
PTP
引脚编号		ZHH、
ZAY
焊球编号		ZJZ
焊球编号
JTAG
TRST78M10L11带有内部下拉电阻的 JTAG 测试复位。当被驱动至高电平时，TRST使扫描系统获得器件运行的控制权。如果此信号未连接或驱动至低电平，则器件将在功能模式下运行，测试复位信号将被忽略。
注意：TRST是一个高电平有效测试引脚并且必须在正常器件运行期间一直保持低电平。在这个引脚上需要一个外部下拉电阻器。此电阻器的阻值应该基于适用于该设计的调试器 Pod 的驱动强度。 通常情况下，一个 2.2kΩ 电阻器可提供足够的保护。由于这是特定于应用的，TI 建议针对调试器和应用的适当运行对每个目标板进行验证。(I，↓)
TCK87N12M14带有内部上拉电阻 (I，↑) 的 JTAG 测试时钟
TMS79P10M12带有内部上拉电阻器的 JTAG 测试模式选择 (TMS)。此串行控制输入在 TCK 上升沿上的 TAP 控制器中计时。(I，↑)
TDI76M9N12带有内部上拉电阻器的 JTAG 测试数据输入 (TDI)。TDI 在 TCK 上升沿上的所选寄存器（指令或数据）中计时。(I, ↑)
TDO77K9N13JTAG 扫描输出，测试数据输出 (TDO)。所选寄存器（指令或者数据）的内容被从 TCK 下降沿上的 TDO 移出。 （O/Z 8mA 驱动）
EMU085L11N7仿真器引脚 0。当 TRST 被驱动为高电平时，此引脚用作一个对 JTAG 调试探针系统的中断或来自该系统的中断并在 JTAG 扫描过程中被定义为输入/输出。这个引脚也被用于将器件置于边界扫面模式中。在 EMU0 引脚处于逻辑高电平状态并且 EMU1 引脚处于逻辑低电平状态时，TRST引脚的上升沿将把器件锁存在边界扫面模式。（I/O/Z，8mA 驱动 ↑）
注意：在这个引脚上需要一个外部上拉电阻器。这个电阻器的值应该基于适用于这个设计的调试器推进源代码的驱动强度。通常一个 2.2kΩ 至 4.7kΩ 的电阻器已可以满足要求。由于这是特定于应用的，TI 建议针对调试器和应用的适当运行对每个目标板进行验证。
EMU186P12P8仿真器引脚 1。当 TRST 被驱动为高电平时，此引脚用作一个对 JTAG 调试探针系统的中断或来自该系统的中断并在 JTAG 扫描过程中被定义为输入/输出。这个引脚也被用于将器件置于边界扫面模式中。在 EMU0 引脚处于逻辑高电平状态并且 EMU1 引脚处于逻辑低电平状态时，TRST引脚的上升沿将把器件锁存在边界扫面模式。（I/O/Z，8mA 驱动 ↑）
注意：在这个引脚上需要一个外部上拉电阻器。这个电阻器的值应该基于适用于这个设计的调试器推进源代码的驱动强度。通常一个 2.2kΩ 至 4.7kΩ 的电阻器已可以满足要求。由于这是特定于应用的，TI 建议针对调试器和应用的适当运行对每个目标板进行验证。
闪存
VDD3VFL84M11L93.3V 闪存内核电源引脚。这个引脚应该一直被连接至 3.3V。
TEST181K10M7测试引脚。为 TI 保留。必须保持未连接状态。(I/O)
TEST282P11L7测试引脚。为 TI 保留。必须保持未连接状态。(I/O)
时钟
XCLKOUT138C11A10源自 SYSCLKOUT 的输出时钟。XCLKOUT 频率或者与 SYSCLKOUT 的频率相同， 或者是后者的一半或四分之一。这是由位 18：16 (XTIMCLK) 和在 XINTCNF2 寄存器中的位 2 (CLKMODE) 控制的。复位时，XCLKOUT = SYSCLKOUT/4。通过将 XINTCNF2[CLKOFF] 设定为 1，可关闭 XCLKOUT 信号。与其它 GPIO 引脚不同，复位时，不将 XCLKOUT 引脚置于一个高阻抗状态。（O/Z，8mA 驱动）。
XCLKIN105J14G13外部振荡器输入。这个引脚被用于从一个外部 3.3V 振荡器馈入一个时钟。在这种情况下，X1 引脚必须连接到 GND。如果使用到了晶振/谐振器（或 1.9V 外部振荡器被用来把时钟馈入 X1 引脚），此引脚必须连接到 GND。(I)
X1104J13G14内部/外部振荡器输入。为了使用这个内部振荡器，一个石英晶振或者一个陶瓷电容器必须被连接在 X1 和 X2。X1 引脚以 1.9V/1.8V 内核数字电源为基准。可在 X1 引脚上连接一个 1.9V/1.8V 外部振荡器。在这种情况下，XCLKIN 引脚必须接地。如果一个 3.3V 外部振荡器与 XCLKIN 引脚一起使用的话，X1 必须接至 GND。(I)
X2102J11H14内部振荡器输出。一个石英晶振或者一个陶瓷电容器必须被连接在 X1 和 X2。如果 X2 未使用，必须使其保持未连接状态。(O)
复位
XRS80L10M13器件复位（输入）和看门狗复位（输出）。
器件复位。XRS导致器件终止执行。PC 将指向包含在位置 0x3FFFC0 中的地址。当XRS被置为高电平时，在 PC 指向的位置开始执行。当看门狗复位时，此引脚由 MCU 驱动为低电平。看门狗复位期间，在 512 个 OSCCLK 周期的看门狗复位持续时间内，XRS引脚被驱动为低电平。（I/OD，↑）
此引脚的输出缓冲器是一个带有内部上拉电阻器的开漏。如果此引脚由外部器件驱动，则应该使用开漏器件。
可在该引脚上使用一个外部 R-C 电路，并注意仍要满足断电期间的时序要求。
ADC 信号
ADCINA735K4K1ADC 组 A，通道 7 输入 (I)
ADCINA636J5K2ADC 组 A，通道 6 输入 (I)
ADCINA537L1L1ADC 组 A，通道 5 输入 (I)
ADCINA438L2L2ADC 组 A，通道 4 输入 (I)
ADCINA339L3L3ADC 组 A，通道 3 输入 (I)
ADCINA240M1M1ADC 组 A，通道 2 输入 (I)
ADCINA141N1M2ADC 组 A，通道 1 输入 (I)
ADCINA042M3M3ADC 组 A，通道 0 输入 (I)
ADCINB753K5N6ADC 组 B，通道 7 输入 (I)
ADCINB652P4M6ADC 组 B，通道 6 输入 (I)
ADCINB551N4N5ADC 组 B，通道 5 输入 (I)
ADCINB450M4M5ADC 组 B，通道 4 输入 (I)
ADCINB349L4N4ADC 组 B，通道 3 输入 (I)
ADCINB248P3M4ADC 组 B，通道 2 输入 (I)
ADCINB147N3N3ADC 组 B，通道 1 输入 (I)
ADCINB046P2P3ADC 组 B，通道 0 输入 (I)
ADCLO43M2N2低基准（连接至模拟接地）(I)
ADCRESEXT57M5P6ADC 外部电流偏置电阻器。将一个 22kΩ 电阻器接至模拟接地。
ADCREFIN54L5P7外部基准输入 (I)
ADCREFP56P5P5内部基准正输出。要求将一个低等效串联电阻 (ESR)（低于 1.5Ω）的 2.2μF 陶瓷旁路电容器接至模拟接地。(O)
注意：可以使用 ADC 时钟速率来从系统中使用的电容器数据表中得出 ESR 规格。
ADCREFM55N5P4内部基准中输出。要求将一个低等效串联电阻 (ESR)（低于 1.5Ω）的 2.2μF 陶瓷旁路电容器接至模拟接地。(O)
注意：可以使用 ADC 时钟速率来从系统中使用的电容器数据表中得出 ESR 规格。
CPU 和 I/O 电源引脚
VDDA234K2K4ADC 模拟电源引脚
VSSA233K3P1ADC 模拟接地引脚
VDDAIO45N2L5ADC 模拟 I/O 电源引脚
VSSAIO44P1N1ADC 模拟 I/O 接地引脚
VDD1A1831J4K3ADC 模拟电源引脚
VSS1AGND32K1L4ADC 模拟接地引脚
VDD2A1859M6L6ADC 模拟电源引脚
VSS2AGND58K6P2ADC 模拟接地引脚
VDD4B1D4CPU 和逻辑数字电源引脚
VDD15B5D5
VDD23B11D8
VDD29C8D9
VDD61D13E11
VDD101E9F4
VDD109F3F11
VDD117F13H4
VDD126H1J4
VDD139H12J11
VDD146J2K11
VDD154K14L8
VDD167N6
VDDIO9A4A13数字 I/O 电源引脚
VDDIO71B10B1
VDDIO93E7D7
VDDIO107E12D11
VDDIO121F5E4
VDDIO143L8G4
VDDIO159H11G11
VDDIO170N14L10
VDDION14
VSS3A5A1数字接地引脚
VSS8A10A2
VSS14A11A14
VSS22B4B14
VSS30C3F6
VSS60C7F7
VSS70C9F8
VSS83D1F9
VSS92D6G6
VSS103D14G7
VSS106E8G8
VSS108E14G9
VSS118F4H6
VSS120F12H7
VSS125G1H8
VSS140H10H9
VSS144H13J6
VSS147J3J7
VSS155J10J8
VSS160J12J9
VSS166M12P13
VSS171N10P14
VSSN11
VSSP6
VSSP8
GPIO 和外设信号
GPIO0
EPWM1A
-
-		5C1D1通用输入/输出 0 (I/O/Z)
增强型 PWM1 输出 A 和 HRPWM 通道 (O)
-
-
GPIO1
EPWM1B
ECAP6
MFSRB		6D3D2通用输入/输出 1 (I/O/Z)
增强型 PWM1 输出 B (O)
增强型捕捉 6 输入/输出 (I/O)
McBSP-B 接收帧同步 (I/O)
GPIO2
EPWM2A
-
-		7D2D3通用输入/输出 2 (I/O/Z)
增强型 PWM2 输出 A 和 HRPWM 通道 (O)
-
-
GPIO3
EPWM2B
ECAP5
MCLKRB		10E4E1通用输入/输出 3 (I/O/Z)
增强型 PWM2 输出 B (O)
增强型捕捉 5 输入/输出 (I/O)
McBSP-B 接收时钟 (I/O)
GPIO4
EPWM3A
-
-		11E2E2通用输入/输出 4 (I/O/Z)
增强型 PWM3 输出 A 和 HRPWM 通道 (O)
-
-
GPIO5
EPWM3B
MFSRA
ECAP1		12E3E3通用输入/输出 5 (I/O/Z)
增强型 PWM3 输出 B (O)
McBSP-B 接收帧同步 (I/O)
增强型捕捉输入/输出 1 (I/O)
GPIO6
EPWM4A
EPWMSYNCI
EPWMSYNCO		13E1F1通用输入/输出 6 (I/O/Z)
增强型 PWM4 输出 A 和 HRPWM 通道 (O)
外部 ePWM 同步脉冲输入 (I)
外部 ePWM 同步脉冲输出 (O)
GPIO7
EPWM4B
MCLKRA
ECAP2		16F2F2通用输入/输出 7 (I/O/Z)
增强型 PWM4 输出 B (O)
McBSP-A 接收时钟 (I/O)
增强型捕捉输入/输出 2 (I/O)
GPIO8
EPWM5A
CANTXB
ADCSOCAO		17F1F3通用输入/输出 8 (I/O/Z)
增强型 PWM5 输出 A 和 HRPWM 通道 (O)
增强型 CAN-B 发送 (O)
ADC 转换启动 A (O)
GPIO9
EPWM5B
SCITXDB
ECAP3		18G5G1通用输入/输出 9 (I/O/Z)
增强型 PWM5 输出 B (O)
SCI-B 传输数据 (O)
增强型捕捉输入/输出 3 (I/O)
GPIO10
EPWM6A
CANRXB
ADCSOCBO		19G4G2通用输入/输出 10 (I/O/Z)
增强型 PWM6 输出 A 和 HRPWM 通道 (O)
增强型 CAN-B 接收 (I)
ADC 转换启动 B (O)
GPIO11
EPWM6B
SCIRXDB
ECAP4		20G2G3通用输入/输出 11 (I/O/Z)
增强型 PWM6 输出 B (O)
SCI-B 接收数据 (I/O)
增强型捕捉输入/输出 4 (I/O)
GPIO12
TZ1
CANTXB
MDXB		21G3H1通用输入/输出 12 (I/O/Z)
跳闸区输入 1 (I)
增强型 CAN-B 发送 (O)
McBSP-B 发送串行数据 (O)
GPIO13
TZ2
CANRXB
MDRB		24H3H2通用输入/输出 13 (I/O/Z)
跳闸区输入 2 (I)
增强型 CAN-B 接收 (I)
McBSP-B 接收串行数据 (I)
GPIO1425H2H3通用输入/输出 14 (I/O/Z)
TZ3/ XHOLD触发区输入 3 / 外部保持请求XHOLD，（低电平）有效时，请求外部接口 (XINTF) 释放外部总线并将所有总线和选通置于高阻抗状态。为了防止在 TZ3 信号变为有效时发生这种情况，请通过写入 XINTCNF2[HOLD] = 1 来禁用此功能。如果没有这样做，XINTF 总线将在TZ3变为低电平后的随时进入高阻抗状态。在 ePWM 侧,TZn信号在默认情况下被忽略，除非它们由代码启用。当任一当前的访问完成并且在 XINIF 上没有等待的访问时，XINIF 将释放总线。(I)
SCITXDBSCI-B 发送 (O)
MCLKXBMcBSP-B 发送时钟 (I/O)
GPIO1526H4J1通用输入/输出 15 (I/O/Z)
TZ4/ XHOLDA 触发区输入 4 / 外部保持确认。此选项的引脚功能是基于在 GPADIR 寄存器中的所选方向。如果此引脚被配置为输入，则TZ4功能就会被选择。如果此引脚被配置为输出，则XHOLDA功能就会被选择。当 XININ 已经准予一个XHOLD请求时，XHOLDA被驱动至有效（低电平）。所有 XINIF 总线和选通脉冲将处于高阻抗状态。当XHOLD信号被释放时，XHOLDA被释放。当XHOLDA为有效（低电平）时，外部器件应该只驱动外部总线。(I/O)
SCIRXDBSCI-B 接收 (I)
MFSXBMcBSP-B 发送帧同步 (I/O)
GPIO16
SPISIMOA
CANTXB
TZ5		27H5J2通用输入/输出 16 (I/O/Z)
SPI 从器件输入，主器件输出 (I/O)
增强型 CAN-B 发送 (O)
跳闸区输入 5 (I)
GPIO17
SPISOMIA
CANRXB
TZ6		28J1J3通用输入/输出 17 (I/O/Z)
SPI-A 从器件输出，主器件输入 (I/O)
增强型 CAN-B 接收 (I)
跳闸区输入 6 (I)
GPIO18
SPICLKA
SCITXDB
CANRXA		62L6N8通用输入/输出 18 (I/O/Z)
SPI-A 时钟输入/输出 (I/O)
SCI-B 发送 (O)
增强型 CAN-A 接收 (I)
GPIO19
SPISTEA
SCIRXDB
CANTXA		63K7M8通用输入/输出 19 (I/O/Z)
SPI-A 从器件发送使能输入/输出 (I/O)
SCI-B 接收 (I)
增强型 CAN-A 发送 (O)
GPIO20
EQEP1A
MDXA
CANTXB		64L7P9通用输入/输出 20 (I/O/Z)
增强型 QEP1 输入 A (I)
McBSP-A 发送串行数据 (O)
增强型 CAN-B 发送 (O)
GPIO21
EQEP1B
MDRA
CANRXB		65P7N9通用输入/输出 21 (I/O/Z)
增强型 QEP1 输入 B (I)
McBSP-A 接收串行数据 (I)
增强型 CAN-B 接收 (I)
GPIO22
EQEP1S
MCLKXA
SCITXDB		66N7M9通用输入/输出 22 (I/O/Z)
增强型 QEP1 选通 (I/O)
McBSP-A 发送时钟 (I/O)
SCI-B 发送 (O)
GPIO23
EQEP1I
MFSXA
SCIRXDB		67M7P10通用输入/输出 23 (I/O/Z)
增强型 QEP1 索引 (I/O)
McBSP-A 发送帧同步 (I/O)
SCI-B 接收 (I)
GPIO24
ECAP1
EQEP2A
MDXB		68M8N10通用输入/输出 24 (I/O/Z)
增强型捕捉 1 (I/O）
增强型 QEP2 输入 A (I)
McBSP-B 发送串行数据 (O)
GPIO25
ECAP2
EQEP2B
MDRB		69N8M10通用输入/输出 25 (I/O/Z)
增强型捕捉 2 (I/O)
增强型 QEP2 输入 B (I)
McBSP-B 接收串行数据 (I)
GPIO26
ECAP3
EQEP2I
MCLKXB		72K8P11通用输入/输出 26 (I/O/Z)
增强型捕捉 3 (I/O）
增强型 QEP2 索引（I/O)
McBSP-B 发送时钟 (I/O)
GPIO27
ECAP4
EQEP2S
MFSXB		73L9N11通用输入/输出 27 (I/O/Z)
增强型捕捉 4 (I/O）
增强型 QEP2 选通 (I/O)
McBSP-B 发送帧同步 (I/O)
GPIO28
SCIRXDA
XZCS6		141E10D10通用输入/输出 28 (I/O/Z)
SCI 接收数据 (I)
外部接口区域 6 芯片选择 (O)
GPIO29
SCITXDA
XA19		2C2C1通用输入/输出 29。(I/O/Z)
SCI 发送数据 (O)
外部接口地址线路 19 (O)
GPIO30
CANRXA
XA18		1B2C2通用输入/输出 30 (I/O/Z)
增强型 CAN-A 接收 (I)
外部接口地址线路 18 (O)
GPIO31
CANTXA
XA17		176A2B2通用输入/输出 31 (I/O/Z)
增强型 CAN-A 发送 (O)
外部接口地址线路 17 (O)
GPIO32
SDAA
EPWMSYNCI
ADCSOCAO		74N9M11通用输入/输出 32 (I/O/Z)
I2C 数据开漏双向端口 (I/OD)
增强型 PWM 外部同步脉冲输入 (I)
ADC 转换启动 A (O)
GPIO33
SCLA
EPWMSYNCO
ADCSOCBO		75P9P12通用输入/输出 33 (I/O/Z)
I2C 时钟开漏双向端口 (I/OD)
增强型 PWM 外部同步脉冲输出 (O)
ADC 转换启动 B (O)
GPIO34
ECAP1
XREADY		142D10A9通用输入/输出 34 (I/O/Z)
增强型捕捉输入/输出 1 (I/O)
外部接口就绪信号。请注意，此引脚始终是（直接）连接到　XINTF　的。如果一个应用程序使用引脚作为 GPIO，同时还使用了 XINTF，则应配置 XINTF 来忽略就绪。
GPIO35
SCITXDA
XR/ W		148A9B9通用输入/输出 35 (I/O/Z)
SCI-A 发送数据 (O)
外部接口读取，不是写入选通
GPIO36
SCIRXDA
XZCS0		145C10C9通用输入/输出 36 (I/O/Z)
SCI 接收数据 (I)
外部接口区域 0 芯片选择 (O)
GPIO37
ECAP2
XZCS7		150D9B8通用输入/输出 37 (I/O/Z)
增强型捕捉输入/输出 2 (I/O)
外部接口区域 7 芯片选择 (O)
GPIO38
-
XWE0		137D11C10通用输入/输出 38 (I/O/Z)
-
外部接口写入使能 0 (O)
GPIO39
-
XA16		175B3C3通用输入/输出 39 (I/O/Z)
-
外部接口地址线路 16 (O)
GPIO40
-
XA0/ XWE1		151D8C8通用输入/输出 40 (I/O/Z)
-
外部接口地址线路 0/外部接口写入使能 1 (O)
GPIO41
-
XA1		152A8A7通用输入/输出 41 (I/O/Z)
-
外部接口地址线路 1 (O)
GPIO42
-
XA2		153B8B7通用输入/输出 42 (I/O/Z)
-
外部接口地址线路 2 (O)
GPIO43
-
XA3		156B7C7通用输入/输出 43 (I/O/Z)
-
外部接口地址线路 3 (O)
GPIO44
-
XA4		157A7A6通用输入/输出 44 (I/O/Z)
-
外部接口地址线路 4 (O)
GPIO45
-
XA5		158D7B6通用输入/输出 45 (I/O/Z)
-
外部接口地址线路 5 (O)
GPIO46
-
XA6		161B6C6通用输入/输出 46 (I/O/Z)
-
外部接口地址线路 6 (O)
GPIO47
-
XA7		162A6D6通用输入/输出 47 (I/O/Z)
-
外部接口地址线路 7 (O)
GPIO48
ECAP5
XD31		88P13L14通用输入/输出 48 (I/O/Z)
增强型捕捉输入/输出 5 (I/O)
外部接口数据线路 31 (I/O/Z)
GPIO49
ECAP6
XD30		89N13L13通用输入/输出 49 (I/O/Z)
增强型捕捉输入/输出 6 (I/O)
外部接口数据线路 30 (I/O/Z)
GPIO50
EQEP1A
XD29		90P14L12通用输入/输出 50 (I/O/Z)
增强型 QEP1 输入 A (I)
外部接口数据线路 29 (I/O/Z)
GPIO51
EQEP1B
XD28		91M13K14通用输入/输出 51 (I/O/Z)
增强型 QEP1 输入 B (I)
外部接口数据线路 28 (I/O/Z)
GPIO52
EQEP1S
XD27		94M14K13通用输入/输出 52 (I/O/Z)
增强型 QEP1 选通 (I/O)
外部接口数据线路 27 (I/O/Z)
GPIO53
EQEP1I
XD26		95L12K12通用输入/输出 53 (I/O/Z)
增强型 QEP1 索引 (I/O)
外部接口数据线路 26 (I/O/Z)
GPIO54
SPISIMOA
XD25		96L13J14通用输入/输出 54 (I/O/Z)
SPI-A 从器件输入，主器件输出 (I/O)
外部接口数据线路 25 (I/O/Z)
GPIO55
SPISOMIA
XD24		97L14J13通用输入/输出 55 (I/O/Z)
SPI-A 从器件输出，主器件输入 (I/O)
外部接口数据线路 24 (I/O/Z)
GPIO56
SPICLKA
XD23		98K11J12通用输入/输出 56 (I/O/Z)
SPI-A 时钟 (I/O)
外部接口数据线路 23 (I/O/Z)
GPIO57
SPISTEA
XD22		99K13H13通用输入/输出 57 (I/O/Z)
SPI-A 从器件发送使能 (I/O)
外部接口数据线路 22 (I/O/Z)
GPIO58
MCLKRA
XD21		100K12H12通用输入/输出 58 (I/O/Z)
McBSP-A 接收时钟 (I/O)
外部接口数据线路 21 (I/O/Z)
GPIO59
MFSRA
XD20		110H14H11通用输入/输出 59 (I/O/Z)
McBSP-A 接收帧同步 (I/O)
外部接口数据线路 20 (I/O/Z)
GPIO60
MCLKRB
XD19		111G14G12通用输入/输出 60 (I/O/Z)
McBSP-B 接收时钟 (I/O)
外部接口数据线路 19 (I/O/Z)
GPIO61
MFSRB
XD18		112G12F14通用输入/输出 61 (I/O/Z)
McBSP-B 接收帧同步 (I/O)
外部接口数据线路 18 (I/O/Z)
GPIO62
SCIRXDC
XD17		113G13F13通用输入/输出 62 (I/O/Z)
SCI-C 接收数据 (I)
外部接口数据线路 17 (I/O/Z)
GPIO63
SCITXDC
XD16		114G11F12通用输入/输出 63 (I/O/Z)
SCI-C 发送数据 (O)
外部接口数据线路 16 (I/O/Z)
GPIO64
-
XD15		115G10E14通用输入/输出 64 (I/O/Z)
-
外部接口数据线路 15 (I/O/Z)
GPIO65
-
XD14		116F14E13通用输入/输出 65 (I/O/Z)
-
外部接口数据线路 14 (I/O/Z)
GPIO66
-
XD13		119F11E12通用输入/输出 66 (I/O/Z)
-
外部接口数据线路 13 (I/O/Z)
GPIO67
-
XD12		122E13D14通用输入/输出 67 (I/O/Z)
-
外部接口数据线路 12 (I/O/Z)
GPIO68
-
XD11		123E11D13通用输入/输出 68 (I/O/Z)
-
外部接口数据线路 11 (I/O/Z)
GPIO69
-
XD10		124F10D12通用输入/输出 69 (I/O/Z)
-
外部接口数据线路 10 (I/O/Z)
GPIO70
-
XD9		127D12C14通用输入/输出 70 (I/O/Z)
-
外部接口数据线路 9 (I/O/Z)
GPIO71
-
XD8		128C14C13通用输入/输出 71 (I/O/Z)
-
外部接口数据线路 8 (I/O/Z)
GPIO72
-
XD7		129B14B13通用输入/输出 72 (I/O/Z)
-
外部接口数据线路 7 (I/O/Z)
GPIO73
-
XD6		130C12A12通用输入/输出 73 (I/O/Z)
-
外部接口数据线路 6 (I/O/Z)
GPIO74
-
XD5		131C13B12通用输入/输出 74 (I/O/Z)
-
外部接口数据线路 5 (I/O/Z)
GPIO75
-
XD4		132A14C12通用输入/输出 75 (I/O/Z)
-
外部接口数据线路 4 (I/O/Z)
GPIO76
-
XD3		133B13A11通用输入/输出 76 (I/O/Z)
-
外部接口数据线路 3 (I/O/Z)
GPIO77
-
XD2		134A13B11通用输入/输出 77 (I/O/Z)
-
外部接口数据线路 2 (I/O/Z)
GPIO78
-
XD1		135B12C11通用输入/输出 78 (I/O/Z)
-
外部接口数据线路 1 (I/O/Z)
GPIO79
-
XD0		136A12B10通用输入/输出 79 (I/O/Z)
-
外部接口数据线路 0 (I/O/Z)
GPIO80
-
XA8		163C6A5通用输入/输出 80 (I/O/Z)
-
外部接口地址线路 8 (O)
GPIO81
-
XA9		164E6B5通用输入/输出 81 (I/O/Z)
-
外部接口地址线路 9 (O)
GPIO82
-
XA10		165C5C5通用输入/输出 82 (I/O/Z)
-
外部接口地址线路 10 (O)
GPIO83
-
XA11		168D5A4通用输入/输出 83 (I/O/Z)
-
外部接口地址线路 11 (O)
GPIO84
-
XA12		169E5B4通用输入/输出 84 (I/O/Z)

外部接口地址线路 12 (O)
GPIO85
-
XA13		172C4C4通用输入/输出 85 (I/O/Z)
-
外部接口地址线路 13 (O)
GPIO86
-
XA14		173D4A3通用输入/输出 86 (I/O/Z)
-
外部接口地址线路 14 (O)
GPIO87
-
XA15		 174 A3 B3 通用输入/输出 87 (I/O/Z)
-
外部接口地址线路 15 (O)
XRD149B9A8外部接口读取使能
(1) I = 输入，O = 输出，Z = 高阻抗，OD = 开漏，↑ = 上拉，↓ = 下拉