ZHCSYB3J August   2006  – May 2025 TLE4275-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 时序图
    7. 5.7 典型特性
  7. 6 参数测量信息
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 电源正常状态复位 (RESET)
      2. 7.3.2 可调节电源正常 RESET 延迟计时器 (DELAY)
        1. 7.3.2.1 设置可调电源正常复位延迟
      3. 7.3.3 欠压锁定
      4. 7.3.4 电流限值
      5. 7.3.5 热关断
    4. 7.4 器件功能模式
      1. 7.4.1 正常运行
      2. 7.4.2 压降运行
      3. 7.4.3 禁用
  9. 8 应用和实施
    1. 8.1 应用信息
      1. 8.1.1 输入和输出电容器选择
        1. 8.1.1.1 旧芯片电容器选择
        2. 8.1.1.2 新芯片电容器选择
          1. 8.1.1.2.1 输出电容器
          2. 8.1.1.2.2 输入电容器
      2. 8.1.2 压降电压
      3. 8.1.3 反向电流
      4. 8.1.4 功率耗散 (PD)
        1. 8.1.4.1 热性能与铜面积
        2. 8.1.4.2 功率耗散与环境温度之间的关系
      5. 8.1.5 估算结温
      6. 8.1.6 设置可调电源正常复位延迟
    2. 8.2 典型应用
      1. 8.2.1 设计要求
      2. 8.2.2 详细设计过程
        1. 8.2.2.1 输入电容器
        2. 8.2.2.2 输出电容器
      3. 8.2.3 应用曲线
    3. 8.3 电源相关建议
    4. 8.4 布局
      1. 8.4.1 布局指南
      2. 8.4.2 布局示例
  10. 9 器件和文档支持
    1. 9.1 器件支持
      1. 9.1.1 器件命名规则
      2. 9.1.2 开发支持
    2. 9.2 文档支持
      1. 9.2.1 相关文档
    3. 9.3 接收文档更新通知
    4. 9.4 支持资源
    5. 9.5 商标
    6. 9.6 静电放电警告
    7. 9.7 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息

封装选项

请参考 PDF 数据表获取器件具体的封装图。

机械数据 (封装 | 引脚)
  • PWP|20
  • KTT|5
  • KVU|5
散热焊盘机械数据 (封装 | 引脚)
订购信息

8.1.4.2 功率耗散与环境温度之间的关系

图 8-4 基于 JESD51-7 4 层高 K 电路板。使用以下公式估算允许的功率损耗。通过添加顶层覆铜并增加散热过孔的数量，改善 JEDEC 高 K 布局中的散热性能。如果采用良好的散热布局，则允许的散热最多可改善 50%。有关更多信息，请参阅 电路板布局布线对 LDO 热性能影响的经验分析 应用手册

方程式 5. TLE4275-Q1
TLE4275-Q1 TLE4275-Q1 (KVU) 允许的功率耗散图 8-4 TLE4275-Q1 (KVU) 允许的功率耗散