ZHCSAM0E December   2012  – October 2025 TCA9517A

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 时序要求
    7. 5.7 I2C 接口开关特性
    8. 5.8 典型特性
  7. 6 参数测量信息
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 双通道双向缓冲器
      2. 7.3.2 高电平有效的中继器使能输入
      3. 7.3.3 VOL B 侧偏移电压
      4. 7.3.4 标准模式和快速模式支持
      5. 7.3.5 支持时钟延展
    4. 7.4 器件功能模式
  9. 8 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 设计要求
      2. 8.2.2 详细设计过程
        1. 8.2.2.1 支持时钟延展
        2. 8.2.2.2 VILC 和上拉电阻器大小
      3. 8.2.3 应用曲线
  10. 9 电源相关建议
  11. 10布局
    1. 10.1 布局指南
    2. 10.2 布局示例
  12. 11器件和文档支持
    1. 11.1 接收文档更新通知
    2. 11.2 支持资源
    3. 11.3 商标
    4. 11.4 静电放电警告
    5. 11.5 术语表
  13. 12修订历史记录
  14. 13机械、封装和可订购信息
    1. 13.1 卷带包装信息
    2. 13.2 机械数据

封装选项

请参考 PDF 数据表获取器件具体的封装图。

机械数据 (封装 | 引脚)
  • DGK|8
散热焊盘机械数据 (封装 | 引脚)
订购信息

8.1 应用信息

图 8-1 中显示了一种典型应用。在此示例中，系统控制器在 3.3V I2C 总线上运行，目标器件连接到 1.2V I2C 总线。两条总线的运行频率均为 400kHz。控制器器件可置于任一总线上。

TCA9517A 可耐受 5V 电压，因此无需任何额外的电路即可在 0.9V 至 5.5V 总线电压与 2.7V 至 5.5V 总线电压之间进行转换。

当 TCA9517A 的 A 侧被 I2C 总线上的驱动器拉低时，比较器在下降沿低于 0.3 × V CCA 时会检测到下降沿，并导致 B 侧的内部驱动器导通，从而使 B 侧下拉至约 0.5V。当 TCA9517A 的 B 侧下降时，首先一个 CMOS 磁滞型输入会检测到下降沿，使 A 侧的内部驱动器导通，并将 A 侧引脚下拉至接地。要了解在典型应用中可以看到的情景，请参见图 8-3 和图 8-4。如果图 8-1 中的总线控制器通过 TCA9517A 写入目标器件，则会在 A 总线上观察到图 8-3 中所示的波形。该波形看起来像正常的 I2C 传输，但高电平可能低至 0.9V，并且确认信号的导通和关断会略有延迟。

在 TCA9517A 的 B 侧总线上，时钟和数据线与接地之间的正偏移电压等于 TCA9517A 的 VOL。在第八个时钟脉冲之后，数据线被拉至目标器件的 VOL，在本例中非常接近于接地。确认结束时，该电平仅短暂上升到 TCA9517A 中驱动器所设置的低电平，而 A 总线侧上升到 0.3 × VCCA 以上，然后继续保持高电平。