ZHCSNL1A December 2024 – March 2025 TAS6754-Q1
PRODUCTION DATA
| 引脚 | I/O(1) | 说明 | |
|---|---|---|---|
| 名称 | 编号 | ||
| AVDD_BYP | 54 | PWR | 电压稳压器旁路。在 AVDD_BYP 与 AVDD_RET 之间连接一个 1µF 电容器 |
| AVDD_RET | 53 | PWR | AVDD 旁路电容器回路 |
| BST_1P | 40 | PWR | 高侧栅极驱动器的自举电容器连接引脚 |
| BST_2P | 45 | PWR | 高侧栅极驱动器的自举电容器连接引脚 |
| BST_3P | 17 | PWR | 高侧栅极驱动器的自举电容器连接引脚 |
| BST_4P | 12 | PWR | 高侧栅极驱动器的自举电容器连接引脚 |
| CP | 7 | PWR | 电荷泵主存储电容器的顶部。在引脚和 PVDD 之间连接 330nF 电容器。 |
| CPC_BOT | 5 | PWR | 电荷泵飞跨电容器的底部。在引脚与 CPC_TOP 引脚之间连接 100nF 电容器 |
| CPC_TOP | 6 | PWR | 电荷泵飞跨电容器的顶部。在引脚与 CPC_BOT 引脚之间连接 100nF 电容器 |
| DVDD | 32 | PWR | DVDD 电源输入 |
| FAULT | 3 | DO | 报告故障(低电平有效,漏极开路),100kΩ 内部上拉电阻器 |
| FSYNC | 26 | DI | 音频帧时钟输入 |
| GND | 28 | GND | 接地 |
| GPIO_1 | 23 | DI/O | 通用 IO,通过寄存器编程设置功能 |
| GPIO_2 | 22 | DI/O | 通用 IO,通过寄存器编程设置功能 |
| GVDD_BYP | 52 | PWR | 源自 VBAT 输入引脚的栅极驱动电压稳压器。将 2.2µF 电容器连接至 GVDD_RET |
| GVDD_RET | 4 | PWR | GVDD 旁路电容器回路 |
| I2C_ADDR | 35 | DI | I2C 地址引脚 |
| NC | 51 | NC | 无内部连接。保持未连接状态或接地。 |
| OUT_1M | 37 | PWR | 通道的负输出 |
| OUT_1P | 41 | PWR | 通道的正输出 |
| OUT_2M | 48 | PWR | 通道的负输出 |
| OUT_2P | 44 | PWR | 通道的正输出 |
| OUT_3M | 20 | PWR | 通道的负输出 |
| OUT_3P | 16 | PWR | 通道的正输出 |
| OUT_4M | 10 | PWR | 通道的负输出 |
| OUT_4P | 13 | PWR | 通道的正输出 |
| PD | 2 | DI | 关断器件以实现最小功耗(低电平有效),110kΩ 内部下拉电阻器 |
| PGND | 11、18、19、38、39、46、47 | GND | 接地 |
| PLL_BYP | 30 | PWR | PLL 电源旁路,源自 DVDD 输入 |
| PVDD | 9、14、15、21、36、42、43、49 | PWR | PVDD 电压输入(可连接至电池) |
| PVDD_SNS | 8 | PWR | 敏感内部电路的 PVDD 输入。保持与 PVDD 相同的电压电平 |
| SCL | 33 | DI | I2C 时钟输入 |
| SCLK | 27 | DI | 音频输入串行时钟 |
| SDA | 34 | DI/O | I2C 数据输入和输出 |
| SDIN_1 | 25 | DI | 通道 1 和 2 的 TDM 数据输入和音频 I2S 数据输入 |
| SDOUT_1 | 24 | DO | I2S/TDM 数据输出 |
| STBY | 1 | DI | 启用低功耗 DEEP SLEEP 状态(低电平有效),110kΩ 内部下拉电阻器 |
| VBAT | 50 | PWR | 电池电压输入 |
| VR_DIG_BYP | 31 | PWR | DSP 内核稳压器输出。将 1uF 连接到 GND。 |
| VR_DIG_RET | 29 | PWR | VR_DIG 旁路电容器回路 |
| VREG_BYP | 55 | PWR | 5V 内部电压稳压器 |
| VREG_RET | 56 | PWR | VREG 旁路电容器回路 |
| 散热焊盘 | - | GND | 为器件提供电气和热连接。散热器必须连接到 GND。 |